关于锁存器的时序分析问题

dkjhl623 · 发表于 2013-1-16 11:00:28

您需要登录才可以下载或查看，没有账号？注册

x

看到资料都说锁存器时序分析困难，不知道这个困难体现在哪啊，因为什么呢？并且说锁存器的结构导致它不能异步复位，高手能说说么？以前一谈起就是按照这种说法来说锁存器，但是对于它的实质却是没有深究过。

hbhbts · 发表于 2013-1-16 11:08:51

顶起！我也想知道！

zhaichunhua168 · 发表于 2013-1-16 20:47:10

顶一把，同求！！

gugo · 发表于 2013-1-21 15:07:42

锁存器设计的一大问题是DFT

tiangua · 发表于 2013-1-21 21:59:09

锁存器会被按多种时钟来分析时序。而且可能会被当成新的时钟来分析相关逻辑的时序。

dkjhl623 · 发表于 2013-1-23 09:09:15

回复 4# gugo

谢谢，您的意思是在DFT串链测试时候，锁存器没法被测试到吗？

lwukang · 发表于 2013-1-24 13:06:14

回复 1# dkjhl623
我理解为只有组合逻辑才会生成锁存器，时序逻辑是不生成锁存器的。

dkjhl623 · 发表于 2013-1-24 16:06:26

回复 7# lwukang

谢谢！请问那意思是说在时序分析的时候锁存器是被当成组合逻辑处理的，当对这个组合逻辑进行时序分析的时候，由于锁存器的组合反馈的原因，存在环路所以时序分析工具可能就“陷在”里面了吗？

yishuihan111 · 发表于 2013-1-24 21:18:34

锁存器对时序影响很大，一般应尽量避免组合电路生成的锁存器

dkjhl623 · 发表于 2013-1-25 11:40:24

回复 9# yishuihan111

谢谢啊~ 能麻烦稍微解释下为什么吗？

[求助] 关于锁存器的时序分析问题