数字前段设计需要学脚本语言吗？

109010118 · 发表于 2012-11-14 19:39:48

您需要登录才可以下载或查看，没有账号？注册

x

本人刚工作不久，现在主要写代码，其他啥也不会，空余时间想学些东西充实一下，需要学脚本语言吗，还有模块级的验证也要用systemverilog吗？一般的前段设计工程师都需要掌握哪些基本的技能？

ll72427 · 发表于 2012-11-19 15:22:37

回复 1# 109010118

顶你一个，很想知道类似问题的答案是什么

cnasic@163.com · 发表于 2012-11-20 16:57:32

Makefile, Perl, TCL, shell

Johny_2012 · 发表于 2012-12-3 20:10:45

顶一个，我快毕业了，希望大侠指点~~

my2817 · 发表于 2012-12-18 11:34:55

It will be very helpful to your work!

richyrichy · 发表于 2012-12-25 07:30:16

Sometimes we use TCL to control the Verilog simulation.

一根琴弦 · 发表于 2012-12-29 12:58:33

脚本语言？

哲轩 · 发表于 2013-1-6 10:35:23

Perl吧起码我正在学

zhaichunhua168 · 发表于 2013-1-22 23:25:54

脚本必须要学，呵呵！！

murphy522 · 发表于 2013-5-18 23:13:18

最好学会 TCL ,能力强一些的能学会 Perl 最好了。还有个最重要的C语言。。

这些将会为未来的工作带来轻松和愉快。现在不晓得不要紧，慢慢就会体会到。。实践获得经验。

[求助] 数字前段设计需要学脚本语言吗？