整数分频cppll，如何限制spurs？

yuanlk_seu · 发表于 2012-10-31 15:57:36

回复 10# 不死的心

我觉得Kvco影响Spur的大小不是Vtune上的波动大吧，而是Vtune上的纹波通过可变电容影响到了频率变化，Kvco越大那么由于Vtune上的纹波引起的VCO输出端的频率抖动就越大，导致输出的Spur就越大？？你觉得是不是？

yuanlk_seu · 发表于 2012-10-31 16:01:05

回复 5# 不死的心

一般Kvco确定了以后引起Spur的主要看Vtune上的波动，只要波动的峰值足够小我觉得引起的Spur就应该是很小的。还有三阶滤波器的第三级确实会有滤波的作用但是他不应该是主要的，还是应该从CP入手，那个电容通常也是比较小的.。

yuanlk_seu · 发表于 2012-10-31 16:09:17

回复 6# sekong179

sekong179你测试时看到了VCO偏置电流减小时Spur减小了？我感觉VCO的偏置电流对Spur的绝对值影响不大吧，对Spur的抑制应该有影响，VCO电流增加时整个输出的频率在中心频率处应该增加，对应的参考频率处Spur增加不明显。这样两者之间的相对值就增加了，测试时忘了看看VCO电流对其影响，不知道你是不是测试时看到的？？？原因你有没有具体分析出来？？我感觉KVCO基本是确定的对Spur影响不应该像你说的那样吧

不死的心 · 发表于 2012-10-31 20:40:52

回复 11# yuanlk_seu

Kvco本来就是一个电压到频率上的变化，同样的一个抖动，经过10MHz/V和1000MHz/V的Kvco你说哪个大？，差距是很大的真正的产品里的Kvco只有20~30MHz/V，就是为了降低参考杂散
Keliu Su的那本书里有一个公式讲到参考杂散的

yuanlk_seu · 发表于 2012-11-1 09:21:19

回复 14# 不死的心

我说错了，拉扎维P428讲的很清楚，Vtune上的电压波动确实是通过Kvco来影响输出的Spur，对频率影响不是很大，如果不先考虑可变电容的非线性那么VCO输出端就是多了两个参考频率处的低频信号并且是通过影响参考频率处信号的幅度特性，Kvco及其Vtune上的幅度越是大，影响参考频率处的Spur就越大，但是一般我们做的产品所采用的VCO的Kvco就像你说的只有20-30MHz/V，所以主要还是应该看Vtune上的纹波幅度多大，尽量减小它就可以了！

yuanlk_seu · 发表于 2012-11-1 09:29:06

回复 14# 不死的心

我看过李智群、王志功的书，上面说的是如果Spur不满足要求可以通过减小CP的电流Icp、减小漏电流，增加匹配特性，减小复位脉冲宽度（保证克服死区），还有延时匹配及其适当减小环路带宽这些都可以减小Spur，我感觉最终的目的就是减小Vtune端的纹波。。。顺便问一个问题那个漏电流是怎么测得？？仿真时看到的开关都关断时CP输出的电流吗？？

sekong179 · 发表于 2012-11-1 09:51:10

回复 13# yuanlk_seu

参考杂散随着vco的偏置电流增大而增强，该结果为多个芯片的测试结果。具体原因不知。

不死的心 · 发表于 2012-11-1 10:10:34

回复 15# yuanlk_seu

反正都有影响吧，CP的失配作用还是占主导作用的

yuanlk_seu · 发表于 2012-11-1 10:56:17

回复 17# sekong179

下次测试我也验证一下是不是这样！！我感觉如果真是那样的话应该是电流的变化引起了Kvco的变化，就是说可变电容两端的偏置电压是变化的，是不是调谐范围就会增大呢？Kvco曾到了会噪声Spur的增大，不知道你的VCO是不是NMOS与PMOS交叉耦合对互补型的，要是那样的话偏置电流变化输出端的直流电压就变化，但是尽管电流变大Spur变大，而VCO的输出幅度应该同时增大呀！那么两者之间的差值应该是增大的吧，毕竟幅度增加的要快一些？？？

yuanlk_seu · 发表于 2012-11-1 10:58:40

回复 19# yuanlk_seu

我在做一个要求带内噪声100Hz处-80dBc左右的PLL，频率是2.5GHz，参考频率16M，试了很多PFD+cp结构，仿真虽然能达到100Hz处-210dBc，但是测出来PLL带内没有这么好，不知你有没有比较好的CP结构？？谢谢了

[求助] 整数分频cppll，如何限制spurs？

站长推荐 /1