对于无片外电容的LDO,给数字电路供电时，输出跳变能做到多少？

MOSBJT

回复 29# amodaman

请问，你说的去耦合电容是LDO输出接地的大电容吗？

MOSBJT

看了一些无电容LDO的论文，文中仿真瞬态负载调整率时，大部分都是1uS负载电流从最小跳到最大，对于数字电路做负载，上升沿不是很快吗，至少1nS，为什么只验证1uS的跳变就完了呢？

semico_ljj

SHIJIAN实践

jianjing526

1.为了保证逻辑电路的电源, 下冲按10%去做也是可以的。同步逻辑作为LDO的负载，可等效为周期性的脉冲电流，电流的波形用不连续的三角波等效合理些，这个三角波只占整个周期的一小部分(其余时刻为0）。峰值电流可根据平均电流推算下。也可在后仿网表中加入时钟进行spice仿真获得。
更真实地模拟出负载，LDO的设计才能有针对性。
2.300kHz的带宽对2MHz的switching反应不过来，对下冲无改善，但对恢复有好处。鉴于2MHz的频率也不是很高，可以把LDO带宽做大。
3.LDO是3.3V转1.8V，Pass device可用NMOS，NMOS不需环路带宽反应自然补充电荷。
4.这种LDO看到paper有不是一个大闭环的结构的，可以大幅减小片内电容。只是1.8V没那么准

MOSBJT

楼上讲的透彻

ygchen2

解决输出跳变，环路的补偿方式差别很大，以下方式往往很有帮助：
pass device用nmos，补偿应该用gate到vdd间电容去补偿
pass device用pmos，补偿应用miller电容
至于道理吗，想想就明白。。。

MOSBJT

回复 36# ygchen2


但是miller电容太大，带宽又小了

ygchen2

回复  ygchen2


但是miller电容太大，带宽又小了
MOSBJT 发表于 2012-10-7 10:13

                               
登录/注册后可看大图

跳变怎么样呢？

MOSBJT

回复 38# ygchen2

MILLER电容越大，跳变越小，但带宽越小

ygchen2

没错。可能没有说清楚，在#36，只是想提供可能减小跳变的途径，做设计的应该都知道，几乎所有设计都有tradeoff，如果明白有哪些手段可能对解决所面临难题，那么就可以在实际设计时更好的做折中，做出比较优化的设计。