对于无片外电容的LDO,给数字电路供电时，输出跳变能做到多少？

semico_ljj · 发表于 2012-10-5 12:07:42

照着论文把环路带宽做大，buffer做好，还有就是I 瞬态变化估算准确

semico_ljj · 发表于 2012-10-5 12:09:26

3.3V 瞬态跳变 20%-30%一般也没事

semico_ljj · 发表于 2012-10-5 12:11:06

1.8V 跳变到 1.3~1.5V以下需要注意

MOSBJT · 发表于 2012-10-5 18:41:34

回复 22# semico_ljj

当然3.3V跳到2.3V,数字电路理论上还是可以工作的，实际上真不会有影响吗？

shy80628 · 发表于 2012-10-6 00:36:03

之前自己搭过一个capless LDO 仿真下来1uS跳变50mA 输出1.8V跳变可以在100mv以内 500p负载电容

ygchen2 · 发表于 2012-10-6 11:54:59

回复 8# jiebind

好象是有点大。。。

ygchen2 · 发表于 2012-10-6 11:59:24

回复 semico_ljj

当然3.3V跳到2.3V,数字电路理论上还是可以工作的，实际上真不会有影响吗？
MOSBJT 发表于 2012-10-5 18:41

登录/注册后可看大图

一旦触发POR整个CHIP可能都会被RESET，你说呢？当然和实际电路用的POR有关。3.3V跳1V恐怕还是太大了。

juliansky · 发表于 2012-10-6 12:40:12

回复 juliansky

LDO 的驱动能力一般是指平均的负载电流. 这个规定了Pass Device的尺寸要求. 瞬态负载电 ...
amodaman 发表于 2012-10-5 10:22

登录/注册后可看大图

谢谢你的回复，不过还是有几个疑问求指教.
1.如果驱动的都是数字电路的话，那在时钟边沿处会有很大的瞬态电流，其他时间则瞬态电流很小，此时LDO的平均负载电流指标是否没有多大意义？
2.Pass Device的尺寸是由平均负载电流决定而非最大瞬态电流决定？
2.瞬态输出电压变化不需要满足电源电压10%的要求，而是只需满足不达到POR触发即可？如此对数字电路的设计如时序要求是否有影响？

amodaman · 发表于 2012-10-6 13:45:28

回复 28# juliansky

1) 开关瞬态电流造成的电源电压波动理论上都应该由去耦合电容去抵消. 否则从频谱上看,很少有LDO的带宽达到那么大
2) Pass Device的尺寸不够供给瞬态电流的时候,会造成电压跳变,环路经过一个瞬态响应后再达到平衡. 从带宽的角度上讲,Pass Device也只能做到这样了。
3）考虑逻辑电路对电源电压的影响，只要电源到底的headroom 超过N管和P管的阈值总和，就不应该影响逻辑翻转。至于对瞬态电源变化的响应问题，想一下为什么从来没有人去指定逻辑电路的带宽要求就明白了，因为我们的逻辑电路不是，并且也不能是一个带宽很宽的电路。跟第一条的观点一样，这些是靠芯片内部的去耦合电容去抵消的。
4）这些是我做系统规范的一般性原则，供参考，具体问题要在具体系统要求中考虑。

juliansky · 发表于 2012-10-6 15:39:42

回复 29# amodaman
你好，你说的关于耦合电容的作用其实就是电容的稳压作用吧，对于外接电源或者可以外接电容的LDO，它们的外接电容是很大的，自然可以起到稳压作用，可以抵抗较大的瞬态电流变化；但是对于无片外电容的情况，内部去耦电容要做到多大量级才能达到这个效果呢，恐怕有点大吧。
下面我估算了下：根据i=c*dv/dt，假设为1.2V电源，取dv=300mV不小吧；假设数字电路频率为50MHz，DT取10ns，i取平均值10mA，算下来C就需要0.3nF。也就是说内部耦合电容是比较大才能起到作用的，并且这个电容值太大对无片外电容LDO设计本身也增加了困难吧。

[讨论] 对于无片外电容的LDO,给数字电路供电时，输出跳变能做到多少？

站长推荐 /1