在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: changchun2000

请教一个问题啊 就是VCO(LC/RING)仿真的时候,起振激励方式有哪几种啊?

[复制链接]
发表于 2011-3-24 12:57:30 | 显示全部楼层
10ps是根据什么设的啊?
发表于 2011-3-25 10:50:39 | 显示全部楼层
加个脉冲电流啊
发表于 2012-8-24 17:01:10 | 显示全部楼层
发表于 2012-12-14 19:41:30 | 显示全部楼层
学习了
发表于 2013-1-8 09:53:00 | 显示全部楼层
回复 15# BackerShu

请教一下为什么vco仿真时要加激励呀?还有vco是一开始就达到振荡频率么还是从低频到高频的一个渐变过程
发表于 2014-9-1 21:46:29 | 显示全部楼层
回复 15# 3070433056

VCO的起振快慢受到环路增益的影响,环路增益大起振快,反之则慢。之所以仿真时加入额外的激励源,VCO会将这个大的激励在环路中放大,从而VCO更快起振,节约仿真时间,而不是让VCO自己将电路底噪慢慢放大达到稳定状态。前仿真时,VCO的环路增益相对较大,起振比较容易,但是加不加激励在后仿真就体现出较大差异,可能要很久才能起振,可是后仿真本来就慢,仿真时间被大大增加。注意:加入的激励源不能影响电路的正常工作。在LC VCO中通常在Tank的差分断加入电流激励就可以实现加快起振的目的。


关于VCO的起振,最好仿真下环路增益,如果环路增益只比1大一点,前仿真能起振,但是后仿真就有很大风险了。
设置仿真maxstep,是为了让仿真更加精细,否则往往因为较大的maxstep而看不到振荡波形误以为设计不当。比如5G的VCO,他的周期是0.2ns,那么maxstep比这个设置的更小些,才能将VCO的波形输出。
发表于 2019-7-10 16:04:12 | 显示全部楼层


BackerShu 发表于 2012-8-24 17:01
Set initial value can be problematic, since VCO may not have enough gain to build up the initial con ...


can you tell me how to set the intial condition?
发表于 2019-7-15 09:18:20 | 显示全部楼层


Daixishi1988215 发表于 2014-9-1 21:46
回复 15# 3070433056

VCO的起振快慢受到环路增益的影响,环路增益大起振快,反之则慢。之所以仿真时加入 ...


你好,请问在电流源激励怎么设置比较合适呢?环路增益一般要到多少才能够保证制作出来的芯片能够起振?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 17:19 , Processed in 0.020206 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表