防止天线效应时，layer jump为什么不往下层Metal跳线？

lingqi0077 · 发表于 2011-10-1 16:34:05

学习学习啊

潇湘君 · 发表于 2011-10-14 19:56:22

学习！

辽大队长 · 发表于 2012-1-17 14:33:34

good good study ,day day up

zhoufly1234 · 发表于 2012-1-18 13:52:49

4楼讲得很有道理！

林夕种 · 发表于 2012-8-19 20:24:08

终于看懂了四楼说的东西了

papertiger · 发表于 2012-8-20 10:05:45

说4楼正确的都去面壁。
这么基础的知识都搞错。

往上跳最主要原因是绝对会连接到diffusion，电荷被衬底走掉。

henryshen2000 · 发表于 2012-8-20 11:39:36

本帖最后由 henryshen2000 于 2012-8-20 11:44 编辑

刚查了一下百度百科：
   在芯片生产过程中，暴露的金属线或者多晶硅(polysilicon)等导体，就象是一根根天线，会收集电荷（如等离子刻蚀产生的带电粒子）导致电位升高。天线越长，收集的电荷也就越多，电压就越高。若这片导体碰巧只接了MOS 的栅，那么高电压就可能把薄栅氧化层击穿，使电路失效，这种现象我们称之为“天线效应”。随着工艺技术的发展，栅的尺寸越来越小，金属的层数越来越多，发生天线效应的可能性就越大。
　　在深亚微米集成电路加工工艺中，经常使用了一种基于等离子技术的离子刻蚀工艺（plasma etching）。此种技术适应随着尺寸不断缩小，掩模刻蚀分辨率不断提高的要求。但在蚀刻过程中，会产生游离电荷，当刻蚀导体（金属或多晶硅）的时候，裸露的导体表面就会收集游离电荷。所积累的电荷多少与其暴露在等离子束下的导体面积成正比。如果积累了电荷的导体直接连接到器件的栅极上，就会在多晶硅栅下的薄氧化层形成F-N 隧穿电流泄放电荷，当积累的电荷超过一定数量时，这种F-N 电流会损伤栅氧化层，从而使器件甚至整个芯片的可靠性和寿命严重的降低。在F-N 泄放电流作用下，面积比较大的栅得到的损伤较小。因此，天线效应（Process Antenna Effect，PAE），又称之为“等离子导致栅氧损伤（plasma induced gate oxide damage，PID）”。

我的理解是：
  1. 暴露在等离子束下的导体才会收集游离电荷，且所积累的电荷多少与其暴露在等离子束下的导体面积成正比。就是说在加工M3的时候，M2的金属是不会参与积累电荷的。
  2.该导体碰巧只接了MOS 的栅，那么高电压就可能把薄栅氧化层击穿，使电路失效------言外之义就是如果该导体同时还接到MOS的漏端时，不会产生“天线效应”
  基于以上两点，就不难理解为什么通常都是向上跳线，因为跳线的线长都不会太长，如L1+L2+L3的线，都是L2要远小于L1和L3，如果往下跳线，对减少天线效应所积累的电荷影响不大，消除天线效应没什么效果。当然在消除天线效应是能使得跳到下层的L2长度和L1+L3相当，当然也可以达到相同效果。

ynwnono · 发表于 2012-8-20 11:45:59

1，往下跳不是不行，只要跳的多。主要是要看各层面积跟栅极面积比值是否超过rule要求。
2，另外就是还要看是不是能接到diffusion，如果能接到diffusion，那么就不会有antenna产生。所以top layer一般是不会产生antenna的。。。。

dazuorong · 发表于 2014-10-8 01:35:58

gooooooooooooooood

dazuorong · 发表于 2014-10-8 01:39:21

gooooooooooooooood

[求助] 防止天线效应时，layer jump为什么不往下层Metal跳线？

站长推荐 /2