在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 14140|回复: 25

[求助] 请教ADC版图问题

[复制链接]
发表于 2012-7-31 21:04:33 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
小弟最近接了一个ADC版图的活儿,但是我以前从未接触过这个领域的版图,看了一些资料只认识到匹配在其中是非常重要的,请教各位有经验的高手们ADC版图里的关键点要注意些什么,在版图中影响设计成败的因素有哪些,越详细越好,感激不尽!
发表于 2012-7-31 22:23:47 | 显示全部楼层
ADC种类多了去,我只做过SAR/ pipe line/ delta-sigma,说白了就是左右或者上下mirror、matching + critical走线no coupling +小 loading ,然后确保post-simulation OK.
发表于 2012-8-1 09:58:46 | 显示全部楼层
没做过你就敢接这活,胆够肥的啊兄弟。
 楼主| 发表于 2012-8-1 18:44:45 | 显示全部楼层
本帖最后由 minli8438 于 2012-8-1 19:39 编辑

我做的是SAR,二楼的兄弟请详说一下,特别是关于电容匹配的问题。
发表于 2012-8-2 15:56:04 | 显示全部楼层
没办法,我只做过sigma-delta
发表于 2012-8-2 17:25:19 | 显示全部楼层
不知道是什么工艺的
发表于 2012-8-2 21:43:56 | 显示全部楼层
回复 4# minli8438


    采样电容绝对容值不是特别重要,重要的是电容比,用过metal电容,类似MT1、2、3包MT2的画法,内部MT2的极板电压几乎不会受外界的影响,抽XRC看看结果吧,最好的结果就是1:2:4:8...根据你们采样的精准度,RD应该会有合理的误差率,反正电容matching的方法就是多包少,尽量让电容小的走线产生的寄生电容也尽量小,比较器放中间,电容放两边,剩下的switch什么的左右mirror,逻辑控制跟analog的隔开。
   这个计划过的时间有些长了,细节既不清楚了,供参考。
 楼主| 发表于 2012-8-6 21:01:17 | 显示全部楼层
非常感谢!
发表于 2012-8-7 14:51:00 | 显示全部楼层
2楼说得很精辟~
 楼主| 发表于 2012-8-8 19:50:40 | 显示全部楼层
我的采样电容用的是pip电容,电容阵列下面有必要垫n阱吗?还有就是电容上极板的45度角按什么比例打?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 07:27 , Processed in 0.025848 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表