设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 关于寄存器，这两种VHDL表达是否对综合和仿真有影响？ ...
12
返回列表 发新帖
楼主: arccosx

[求助] 关于寄存器，这两种VHDL表达是否对综合和仿真有影响？

[复制链接]
arccosx
 楼主| 发表于 2012-8-2 09:17:59 | 显示全部楼层
回复 10# jackertja
谢谢指教，不过这些基本的我还是知道，毕竟做数电还是有几年了
回复 支持 反对

举报

jackertja
发表于 2012-8-3 11:48:25 | 显示全部楼层
回复 11# arccosx


    那对你而言，写RTL只要入门，就是一马平川。
回复 支持 反对

举报

arccosx
 楼主| 发表于 2012-8-5 00:49:59 | 显示全部楼层
回复 12# jackertja


    OK，那好吧
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 14:38 , Processed in 0.014829 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表