3.5bitMDAC中运放的设计

lxai · 发表于 2012-7-20 11:57:01

回复 10# 大大山

3.5bit的增益是8，加上寄生的效应按9算

chipdesign · 发表于 2012-7-20 17:55:29

回复 11# lxai

你如果是10bit，则550fF 的电容有点大。
一般1.5bit/stage的结构，首级电容0.5pF就够了。
你首级是3.5bit所以电容应该可以更小才对。
当然这要看你的工艺怎样了。

另外你的AC仿真貌似不是带开关和电容一起仿真的，
你怎么估计寄生的影响呢？

最好也仿真瞬态，看看settling如何？

chipdesign · 发表于 2012-7-20 18:13:56

回复 11# lxai

你的电路里所加的电容你自己有什么根据呢？
总体感觉你只是在仿真运放，而不是MDAC.
这个电路离实际能用的电路还差很远，用的是
理想源实现的CMFB，你应该用开关电容做反馈。
或者连续型cmfb加开关电容。

也许你还不会把运放放在MDAC中仿真AC特性，
不要单独的仿真ota，那样你看不到实际情况。
多问问导师或师兄吧。

做pipeline实际是考验电容的匹配的，你要熟悉
电容的mismatch！然后才是有根据的选择电容。

如果你做什么都有合理的根据，那离好的结果就不远了。
加油！

lxai · 发表于 2012-7-30 11:49:46

回复 12# chipdesign

实际上，AC仿真我是加上了所有外围的电路的，包括开关，运放输入电容等。

lxai · 发表于 2012-7-30 11:52:09

回复 13# chipdesign

多谢你提了这么多参考意见。cmfb是等效的，cmfb的电容我也是加上，算在负载里面的。

whulaisla · 发表于 2012-7-30 12:33:12

他用的运放是foldedcascode外加gainboosting，你用miller-2stage？

hehuachangkai · 发表于 2012-7-30 22:29:34

电阻精确度不够，必须和它一模一样。

terminatorlee · 发表于 2012-7-31 11:02:57

我用.18工艺，设计过一个增益提高型的运放，增益可以达到107dB，开环情况下单位增益带宽达到2.4G，单端负载电容2.1p，电路15mA左右，你应该先考虑好你的反馈系数，以及输入端寄生电容对反馈系数的影响。

lxai · 发表于 2012-7-31 17:50:00

回复 16# whulaisla

实际的电路第一级是共源共栅结构（加上运放增益提高），第二级是共源放大器(miller 补偿）。我贴上的图，只是为了说明第二级的输出极点太低了。

lxai · 发表于 2012-7-31 17:51:09

回复 17# hehuachangkai

这个运放的极点跟电阻没有关系吧？

[求助] 3.5bitMDAC中运放的设计

浏览过的版块

站长推荐 /1