求助：lib.v里边延迟的含义

zqszjmzy · 发表于 2012-7-15 22:50:26

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

求助，小弟刚开始接触DC和后仿的概念。看.lib.v文件中关于cell的定义，例如一个与门：`timescale 10ps / 1ps

//-- FTC standard cell revision 1.1 --//
`resetall
`timescale 10ps/1ps
`celldefine
module AN2(O, I1, I2);
output O;
input I1, I2;

//Function Block
`protect
and g1(O, I1,I2);

//Specify Block
specify

   //  Module Path Delay
   (I1 *> O) = (6.08:8.74:15.81, 6.70:9.68:16.40);
   (I2 *> O) = (6.21:8.97:16.34, 7.07:10.26:17.40);
endspecify
`endprotect
endmodule
`endcelldefine

我知道and g1(O, I1,I2);用逻辑运算符定义了O,I1,I2之间的关系，
但是这个(I1 *> O) = (6.08:8.74:15.81, 6.70:9.68:16.40);应该怎么理解？哪位大牛能解释一下这句话怎么定义了延迟？小弟拜谢了。

hnulht789 · 发表于 2012-7-16 08:30:48

同问啊

fashion612 · 发表于 2012-7-16 11:07:02

这个还要看下你们的.lib文件中的标示,如voltage  1.68:1.8:1.96
temperature  -40:25:125等. (I*>O)=(tplh, tphl)
如(I1 *> O) = (6.08:8.74:15.81, 6.70:9.68:16.40)中
6.08:8.74:15.81都是tplh在voltage=1.68v : 1.8v:1.96v,  temperature=-40 : 25;125对应的tplh值.
至于 6.70:9.68:16.40也就很好理解了就是不同环境下的tphl值.

zqszjmzy · 发表于 2012-7-16 16:45:05

回复 3# fashion612

那我问一下哈(I1 *> O) = (6.08:8.74:15.81, 6.70:9.68:16.40); 是说只是当I1变化时，输出端由高电平到低电平或者低电平到高电平的转换时间对吗？

[求助] 求助：lib.v里边延迟的含义

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2