求大神指导如何在时序仿真中查看内部信号

lvlv2011 · 发表于 2012-7-2 09:26:28

方法2就是一种可取的方法啊，如果你的tb的顶层调用top的关系如你描述，那么这种带点的层次调用是可以看到里 ...
kikky1986 发表于 2012-7-1 23:22

登录/注册后可看大图

我又试了一下，确实可以，加载错误是由于我调用的信号里面有wire型变量，所以出错了，注释掉了就好了

ysxiliu · 发表于 2012-7-2 15:32:55

回复 9# qingweisan

哦谢谢你！

yucaoxilin · 发表于 2012-7-3 20:48:52

mark一下~

yic2000 · 发表于 2012-7-3 21:07:49

回复 1# lvlv2011

同问，但是时序仿真的时候用的是xxx_timesim和testbench~
而xxx_timesim,和前仿的文件不一样，没包括前仿里面的内部输出，所以...好像有点难实现~
今天我也是越到这问题，没弄出来，然后看了XXX_timesim文件后就有了上述观点~

como19860708 · 发表于 2012-7-4 08:56:21

回复 11# lvlv2011

VHDL有没有类似用法？

SKILLER · 发表于 2012-7-4 09:37:19

回复 15# como19860708

有的
都是类似的！

como19860708 · 发表于 2012-7-4 14:40:36

回复 16# SKILLER

求详解！我查了下语法，没找到。

xingtianhn · 发表于 2012-7-5 14:41:29

如果是用的ise方法2怎么没有办法用呢，出现
# ** Error: TB_SPD_PWMOUT.vhd(127): near "11:0]": (vcom-113) Mantissa part of based integer literal terminates with ']'; should be ':'.
# ** Error: TB_SPD_PWMOUT.vhd(127): near "11:0": expecting ']'
这样的错误，在ise里面有没有相对于方法2的命令呢？

0223 · 发表于 2012-7-6 15:37:05

mark mark

csyyj · 发表于 2012-7-27 20:12:29

3、最后一种最麻烦，但是可以实现，就是在testbench里面把内部信号一个一个的连接到输出端口上。请问这个是怎么个操作法？在testbench里面把内部信号连接到输出口上？不是testbench没有输入输出口么？

[求助] 求大神指导如何在时序仿真中查看内部信号

站长推荐 /2