请问做DFT Compiler的时候定义的test_mode端口是干什么用的？（已解决）

hbbdlx

请问做DFT Compiler的时候定义的test_mode端口是干什么用的？我看的所有资料里边都有定义这个端口，但是我定义了以后，发现没有地方用的上呀，综合完了以后都是空端口在那闲置着？

macdir

test_mode is for ATE test logic,
generally,
test_mode = 0 means working mode, the design/IC will work as expected.
test_mode !=0 means ATE test, such as bist/digital scan chain(just as DFT compiler doing)/ntree test/ ..... ,used to pick out the bad chips

hbbdlx

回复 2# macdir


    这些说明我也看了，就是不知道怎么用啊~~

J7889

进测试模式的吧

hbbdlx

回复 4# J7889


    定义的ScanEnable类型的scan_enable端口，不是就是进入测试模式的选择端口吗？

kevinht

不知道是ASIC还是SOC的设计，很多ASIC可以把测试用到的pin直接分配外部pin来控制，比较直观。比如MCU一类的芯片，很多时候没有那么多资源分配足够外部pin来做测试用，里面会有test controller一类的逻辑，产生一个内部test mode信号。

icfbicfb

mcu是没有pin，

一般的ASIC 都有test mode选择的， 不过很多情况下是复用某个别的pin，

test mode是控制test和func mode
scan enable是控制scan shift和capture 模式， 两个都可以复用别的，作用不一样的，

test mode不一定是为了scan，也可以为了别的模式，比如mbist，

jingangnbu

受教了

hbbdlx

回复 7# icfbicfb


    版主果然讲的明白，不过我用set_dft_signal定义了test_mode以后，综合出来它就是一个空置的端口，没有跟任何cell连接，是本来就应该是这样吗？以后哪里会用到它？用到的时候它会自动连接吗？麻烦版主大人了，本人实在太菜鸟~~

macdir

我并没有用过dft compiler，所以意见仅作参考，这个工具很专业，没有熟手带你么？不建议完全自学这个工具

1. 实际chip里面， testmode肯定会连到某个cell， 一般是latch。
2. ATE 测试时候用。例如scan/bist/ntree.
3. designer 应该会去考虑这个连接问题。