在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: doonny

[原创] 关于set_max_fanout的准确理解和说明

[复制链接]
发表于 2012-3-25 20:32:06 | 显示全部楼层
首先,DC中的input port不仅指输入端口,而且包括所有的寄存器输出端;也就是任意一条timing path的起点。
output port也不仅指输出端,而且包括寄存器输入端,也就是一条timing path的末端。
fanout的概念是一个输出电容(包括所有负载电容)与输入电容之比。
当fanout值太大时,信号的翻转延时将变得很大,可能导致timing不满足。
发表于 2012-3-25 20:56:39 | 显示全部楼层
我认为是,因为fanout的值越大,那么后面线越长,线上负载电容越大。这样transition time 过大。
工艺库里好像有根据fanout的值,估算后面连线的长度。
发表于 2012-4-5 12:18:06 | 显示全部楼层
顶啊……………………
发表于 2012-4-13 10:40:43 | 显示全部楼层
Good article
发表于 2012-5-29 23:50:33 | 显示全部楼层
形象!了解了
发表于 2012-6-1 14:07:19 | 显示全部楼层
讲得还行吧,还算是讲明白了。
发表于 2012-6-3 09:18:23 | 显示全部楼层
一般都是fanout和load分开设置的
发表于 2012-9-30 09:39:50 | 显示全部楼层
good 也明白一下啦,哈哈
发表于 2012-10-26 22:03:04 | 显示全部楼层
dingdingdingdng
发表于 2012-12-17 21:12:36 | 显示全部楼层
學習了~非常感謝
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-21 13:01 , Processed in 0.025213 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表