调用XILINX的IP核在Modelsim中不能进行功能仿真，为什么？

乐烁橙 · 发表于 2012-3-21 09:36:14

回复 9# catcat_2

那两个库都有，我在XILINX安装目录下没有找到*.glbl文件，怎么办？

catcat_2 · 发表于 2012-3-21 09:36:56

那把XilinixCoreLib 这个库展开，看看里面的fifo_generator是什么版本的。。

乐烁橙 · 发表于 2012-3-21 09:40:24

回复 10# catcat_2

catcat_2 · 发表于 2012-3-21 09:43:43

按这个路径去找一下，看看有没有。*****Xilinx\x.x\ISE_DS\ISE/verilog/src/glbl.v

你的ISE是哪个版本的?

乐烁橙 · 发表于 2012-3-21 09:46:03

回复 12# catcat_2

catcat_2 · 发表于 2012-3-21 09:46:55

把xilinxcorelib_ver 这个库展开，看看里面的fifo_generator是什么版本的。。是不是和你的v6.2的版本对应不上？

乐烁橙 · 发表于 2012-3-21 09:53:54

回复 16# catcat_2

vsim -voptargs=+acc work.trigger_fifo_top_tb
# vsim work.trigger_fifo_top_tb
# ** Note: (vsim-3812) Design is being optimized...
# ** Error: E:/ISE_PROJECT/trigger_fifo/fifo_generator_v6_2.v(198): Module 'FIFO_GENERATOR_V6_2' is not defined.
# Optimization failed
# Error loading design
添加了glbl.v文件后编译结果，在哪里关闭Optimization这项功能？

catcat_2 · 发表于 2012-3-21 10:01:08

把那个 -voptargs=+acc 换成 -novopt。就是这样

vsim -novopt work.trigger_fifo_top_tb glbl

记得加glbl。。还有，我感觉你这个问题貌似是modelsim在search的时候只搜索了work目录，所以它找不到你的fifo_generator_v6_2。

你要不尝试一下在编译之前用vmap命令把那个xilinxcorelib_ver重新map一下
vmap xilinxcorelib_ver xilinxcorelib_ver

实在不行，你就只能把xilinxcorelib_ver这个库编译到work库里面了，这招肯定必杀。。就是很烦躁。。

catcat_2 · 发表于 2012-3-21 10:06:37

对了，把Modelsim根目录下面的“modelsim.ini”中“VoptFlow=1”改为“VoptFlow=0”。改之前要把modelsim.ini的只读属性去掉。

乐烁橙 · 发表于 2012-3-21 10:21:43

回复 18# catcat_2

我觉得也是只是在work文件加下进行的，他找不到我的xilinxcorelib，

[求助] 调用XILINX的IP核在Modelsim中不能进行功能仿真，为什么？

浏览过的版块

站长推荐 /1