在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: milkcowboy

IC设计的一些资料

[复制链接]
 楼主| 发表于 2007-12-10 02:09:10 | 显示全部楼层
Professonal Verilog Coding Style.pdf
from MOTOROLA

未命名yyyy.bmp

Professonal Verilog Coding Style.pdf (364.43 KB, 下载次数: 165 )
 楼主| 发表于 2007-12-10 02:15:32 | 显示全部楼层
Verilog RTL Coding and Synthesis Mismatch.pdf

未命名jjjj.bmp

Verilog RTL Coding and Synthesis Mismatch.pdf (38.53 KB, 下载次数: 64 )
 楼主| 发表于 2007-12-10 02:21:12 | 显示全部楼层
Verilog-Hdl Circuit Design.pdf

Synthesizable Verilog-HDL Code
from TAIWAN University

11111.bmp

Verilog-Hdl Circuit Design.pdf

878.28 KB, 下载次数: 230 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2007-12-10 08:29:56 | 显示全部楼层
55555555都是收费的................恨...
发表于 2007-12-10 11:35:09 | 显示全部楼层
TKS!!!!!!!!!!!!!!!!!!!!!!!!!!!!!
发表于 2007-12-17 16:43:25 | 显示全部楼层
这次真的没钱了
发表于 2007-12-17 16:46:22 | 显示全部楼层
我现在在做一些FPGA-Verilog相关的设计,急需要资料,楼主可否发一份资料给我?
hziqi2003@gmail.com
钱不够啊
发表于 2007-12-17 16:47:39 | 显示全部楼层
5555555555555555555555555555555555
发表于 2007-12-17 16:54:10 | 显示全部楼层
晕,看着好书,豆粒没钱
发表于 2007-12-17 16:55:49 | 显示全部楼层
唉,虽麻烦,终于搞定了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-13 12:47 , Processed in 0.029415 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表