在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5195|回复: 4

[求助] smic0.18um layout IC cadence assura

[复制链接]
发表于 2012-3-8 11:10:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
gds.jpg

导出版图GDS文件 有两个警告,这个是为什么?警告会带来什么后果?
发表于 2012-3-8 11:52:28 | 显示全部楼层
这说明版图上用的两层在stream out的层定义文件中没有定义。应该不要紧的,除非instance.drawing是一个掩模版层。
发表于 2012-3-8 15:07:26 | 显示全部楼层
bu mingbai~
发表于 2012-3-9 10:59:50 | 显示全部楼层
回复 1# rf_ic_layout


    buzhdiao
发表于 2012-3-14 05:35:07 | 显示全部楼层
二个标识层,不需要制版,没问题。
LAYOUT的数据中,有些是要制版,有些是为了LAYOUT者便于修改,确认,定位用的。
考虑一下实际的芯片中哪些还能存在,就明白了.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 08:29 , Processed in 0.018949 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表