Modelsim反标sdf文件成功后，后仿真时报错$setup

liuyangqwin2

回复 4# staceyhoney5


    我遇到了类似的问题，但是modelsim报的error，请问你最后是怎么解决的？我vsim +no_neg_tchk或者是vsim +neg_tchk都是一样的报错。谢谢！

Errorvsim-3448)E:/**/worst.v(11385):Setting negative specify check constaint(-330 ps) to zero.

Time:0 ps Iteration: 0 Region:/top/**/u_slave.v/\sft_reg[2]\File: E:/**/worst.v

penyu1987

回复 12# liuyangqwin2


    请问这个negative timing的问题后来解决了吗？ 怎么解决的？ 谢谢

lizhaohong520@

是啊，这个问题怎么解决是sdc约束有问题吗？还是什么？
大家看看我这个问题！
# ** Error: (vsim-SDF-3262) E:/verilog_test/ibm/filter_icc.sdf(121508): Failed to find matching specify timing constraint.
# ** Warning: (vsim-3448) E:/verilog_test/ibm/filter_icc.sdf(121528): Setting negative specify check constraint (-9 ps) to zero.
# ** Warning: (vsim-3448) E:/verilog_test/ibm/filter_icc.sdf(121529): Setting negative specify check constraint (-107 ps) to zero

xterkey

回复 14# lizhaohong520@

可以试试把RECOVERY那一行取消

gao_peng

同样的问题，求助？

yic2000

是不是sdf文件版本的问题啊？

yic2000

可能是SDF文件版本的原因，具体不是记得很清楚了，貌似是2.0还是1.0哪个版本是不认负数来着的，lz可以pt导sdf的时候试着把3个版本的都导出来试试

nst11313

sdf文件没有反标到project的instance里面，所以使用的是库里面的延时

shaohaijun

maybe ur testbench , please check `timescale ,change this 1ns/1ns or something