lvs的一个报错问题[已解决]

estyzq

最近在做一个lvs的练习，需要将两个ip连接起来，得到最后的芯片
其中一个ip名字为top，有spice网表，并且单独验证top的lvs没有问题，top的电源为VCC和GND
另外一个ip为eeprom，是foundry提供的硬核ip，没有rtl相关信息，
为了能够在edi中调用这两个ip，需要在rtl代码中定义一个eeprom和一个top的顶层，并只声明top和eeprom的接口信号（input/output），电源部分为VDD和GND、VCC和GND
并且eeprom和top的电源是分开供电的，两者都有自己的电源环，虽然两者可以供地，但在edi中没有将两者的地连接起来。

在完成最后一步拼接的时候，在edi中只做了route这一步

calibre部分：
总的spice网表为rfid（top+eeprom），并且在rfid的spice网表开头部分加上了INCLUDE“top.spi”，由于eeprom没有spice，在lvs规则文件后加上了lvs box eeprom ;lvs box source eeprom; lvs layout eeprom，也就是将eeprom做成黑盒子

1.同时在eeprom的接口上，加上了VDD和GND这两个pin，spice网表中声明GLOBAL VDD GND，在调用EEPROM的时候，在eeprom的端口上加上VDD=VDD GND=GND

在进行lvs后得到报告，结果为layout中eeprom有一个gnd，但是source部分由这样的gnd的错误；
猜测，为何仅仅只是gnd被报错，为何VDD没有报错？会不会是因为top和eeprom的地都是一样的名字，导致了calibre的错误？

如果没有1标注的这一步，虽然lvs会报错，但是没有说明是什么原因？通过calibre RVE没法高亮错误点。

求助，如何处理这样的情况？也就是在两个ip的情况下，如何处理其中一个没有spice网表的，但是有电源的ip？

snps_007

不知所云，直接贴报告吧

reddamm

你写了黑盒子网标了吗？ 黑盒子也是要网表的，一个有端口信息的网表。
.SUBCKT eeprom_top  portname1 portname2 ...
.END

rfid（top+eeprom），rfid 网表中加上
.include  top.spi
.include  eeprom_top.spi

estyzq

回复 3# reddamm


    你好，黑盒子部分的顶层端口网表写了，
但是foundry给的这个eeprom没有eeprom.spi，只是一个硬核，所以只能做接口上的检查。

estyzq

回复 2# snps_007


你好，请问

在lvs rule的power name和ground name与在spice网表中的.global power_name ground_name之间是不是必须一样？两者有没有什么区别和联系？两者的作用又分别是什么？

我的问题最后得到的报告如下，可见，总的overall comparison result是通过的，但是有一个警告。
OVERALL COMPARISON RESULTS
                         #       ###################     
                        #        #                 #         *   *   
                   #   #         #     CORRECT     #         |     
                    # #          #                 #       \___/  
                     #           ###################               

Warning:  Components with non-identical power or ground pins.

**************************************************************************************************************
                                      CELL  SUMMARY
**************************************************************************************************************
  Result         Layout                        Source
  -----------    -----------                   --------------
  CORRECT        AN2                           AN2
  CORRECT        AN2B1S                        AN2B1S
  CORRECT        AN2S                          AN2S
  CORRECT        AN3B1                         AN3B1
  CORRECT        AN3S                          AN3S
  CORRECT        AN4B1S                        AN4B1S
  CORRECT        AO112S                        AO112S
  CORRECT        AO12                          AO12
  CORRECT        AO13                          AO13
.......
  CORRECT        TIE0                          TIE0
  CORRECT        TIE1                          TIE1
  CORRECT        XNR2                          XNR2
  CORRECT        XOR2                          XOR2
  CORRECT        XOR2S                         XOR2S
  CORRECT        top                           top
  CORRECT        rfid                          rfid

**************************************************************************************************************
                               INFORMATION AND WARNINGS
**************************************************************************************************************

o Component types with non-identical power or ground pins:
      (Cells with the same ( or corresponding ) name that have different voltage
       pin names are listed below.  Pins that do not appear in all corresponding
       cells in both source and layout are ignored by the comparison algorithm.)
Layout Component Type:  HJ250EEPEE8K1PL_E (38 pins)
Extra Pins:  VDD GND
Source Component Type:  HJ250EEPEE8K1PL_E (36 pins

reddamm

你把HJ250EEPEE8K1PL_E 网表里加上 VDD GND两个PORT 还不行吗？

estyzq

回复 6# reddamm


   我太明白你说的加是只怎么个加法，我说说我的操作
首先HJ250EEPEE8K1PL_E，也就是eeprom是一个硬核ip，foundry没有给spi网表
eeprom的spice网表出现在两个第一方，一个是调用，一个是声明
你说的是在声明的时候加上VDD和GND？还是说在声明和调用的时候都加上？
不管是哪种方法，我都试过。在调用的时候加上电源时，还要写VDD=VDD GND=GND把这个端口对应上。

mixasic

HJ250EEPEE8K1PL_E 模块的的网中加上VDD GND，就是3楼说的.SUBCKT eeprom_top  portname1 portname2 ... VDD GND
.END
还有一种办法就是在版图上将VDD GND 该成 VDD！GND！，不过这样就可能有其他问题，要注意设置好选项，要不没有连接的VDD gnD 不会报出了

estyzq

回复 8# mixasic


   我懂你的意思，我按照这个规则已经设置了，就是在eeprom的端口上加上了VDD和GND，在调用eeprom的时候，还加上了VDD=VDD GND=GND，但是没有效果，还是有这个warning。我自己做的top部分，也是抽出lef，gds后，一样的办法做lvs，都可以过，而且没有加电源在portname上。我猜测这个可能是foundry的问题吧，或者是black box在电源上有些什么特别的设置。

reddamm

回复 9# estyzq

如果你这个方法试过了的话，我想到还有一种情况，不知道是不是，你可以打开LAYOUT看看。
eeprom_top  layout VDD 和GND 用了两层或两层以上的金属，而这两层金属没有用VIA连接起来，又或者有两个或两个以上的地方有写VDD GND名字，可能会出现你这个情况。