在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7866|回复: 25

[资料] DDR 控制器设计相关资料

[复制链接]
发表于 2012-1-5 10:30:53 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
关于DDR控制器设计的相关资料,对DDR有兴趣的可以看看
 楼主| 发表于 2012-1-5 10:45:59 | 显示全部楼层
回复 1# careful_uestc

High Speed Design Challenges in DDR3&2 SDRAM.pdf

7.13 MB, 下载次数: 393 , 下载积分: 资产 -3 信元, 下载支出 3 信元

 楼主| 发表于 2012-1-5 10:48:10 | 显示全部楼层
回复 2# careful_uestc

advantages of driving ddr interface logic at 2x the ddr clock.pdf

342.87 KB , 阅读权限: 1 , 下载次数: 91 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2012-1-5 10:52:25 | 显示全部楼层
回复 3# careful_uestc

How to Avoid Design Pitfalls and Ensure a Successful DDR PHY IP Implementation.pdf

2.23 MB, 下载次数: 117 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2012-1-5 10:53:48 | 显示全部楼层
回复 4# careful_uestc

A Unique Approach to High Speed Read FIFO Timing Closure of DDR3.pdf

600.79 KB, 下载次数: 100 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2012-1-5 10:55:35 | 显示全部楼层
本帖最后由 careful_uestc 于 2012-1-5 10:58 编辑

回复 5# careful_uestc
 楼主| 发表于 2012-1-5 10:59:53 | 显示全部楼层
DDR_PHY_Interface_Specification_v2_1.pdf (909.12 KB, 下载次数: 75 ) 回复 6# careful_uestc
 楼主| 发表于 2012-1-5 11:01:35 | 显示全部楼层
ddr3-JESD79-3C.pdf (5.72 MB, 下载次数: 72 ) 回复 7# careful_uestc
发表于 2012-1-5 14:02:42 | 显示全部楼层
Gooooood
发表于 2012-1-20 11:27:11 | 显示全部楼层
谢谢楼主。。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 06:37 , Processed in 0.024042 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表