在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 11665|回复: 13

[求助] DFT 问题

[复制链接]
发表于 2011-12-9 15:50:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我想问下为什么在DFT用一个function_clock一个test_clock,做作DFT时用fuction_clock不可以吗?
 楼主| 发表于 2011-12-9 15:55:10 | 显示全部楼层
就是我们这里做DFT时候用单独的clock和function_clock用一个选择器连接起来。然后用scan-test选择,我不知道这样有什么好处
发表于 2011-12-9 16:31:19 | 显示全部楼层
回复 2# liangyefeng


    function clock不能测试到所有的FF,影响 fault-coverage
 楼主| 发表于 2011-12-9 16:37:48 | 显示全部楼层
回复 3# liqiang998


    FF不都是clk沿触发的 吗?还有不能测试到的吗?而且test_clock 和function_clock在选择器之后的路径都是一样的阿!这样还存在测试不到的吗?
能说的更明白些吗?
发表于 2011-12-9 17:14:07 | 显示全部楼层
如果function时钟是端口直接输入那肯定就没必要选择。
如果是片内时钟,比如PLL的输出。那你可以想一想scan的整个过程是怎么完成的,如果用功能时钟ATE知道这个时钟的状态吗,能计算这个时钟引起的电路状态变化吗?
比如要完成shift,用function时钟能把ATE给的值移到期望的寄存器吗?
发表于 2011-12-9 23:13:50 | 显示全部楼层
回复 1# liangyefeng


    除非很单一的同步时钟设计,很多情况下function clock是不满足test clock条件的。
比如有的设计是用时钟下沿打寄存器,不满足DFT test clock的。又如有的设计用了分频时钟(寄存器Q端输出)作局部时钟,也不满足DFT test clock等等还有不少情况。这些case都需要用到你说的mux在test mode下面把function clock在寄存器ck端替换成test clock。
发表于 2012-1-11 15:28:33 | 显示全部楼层
学习了
发表于 2014-1-22 16:45:48 | 显示全部楼层
学习了
发表于 2014-1-23 10:38:25 | 显示全部楼层
回复 5# bingling512


    照你这么说的话,是不是clk port,需要增加mux,选择system_clock还是dft_clock,是这样吗?求指教。
发表于 2015-1-20 17:16:06 | 显示全部楼层
function clk架構過於複雜,很難完成scan chain shift
ATE也難以控制function clk,除非function clk用ATE外灌
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 10:35 , Processed in 0.021033 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表