在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 25152|回复: 97

[资料] 《Digital VLSI Chip Design with Cadence and Synopsys CAD Tools》En版

[复制链接]
发表于 2011-11-25 11:39:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
欢迎下载,谢谢支持~

封面

封面

Digital VLSI Chip Design with Cadence and Synopsys CAD Tools.part1.rar

14.31 MB, 下载次数: 2153 , 下载积分: 资产 -5 信元, 下载支出 5 信元

1/2

Digital VLSI Chip Design with Cadence and Synopsys CAD Tools.part2.rar

13.7 MB, 下载次数: 1986 , 下载积分: 资产 -5 信元, 下载支出 5 信元

2/2

发表于 2011-11-25 12:45:41 | 显示全部楼层
扫描版的吧,就不要发了。英文版的清晰版网上都有。
 楼主| 发表于 2011-11-25 16:34:24 | 显示全部楼层
回复 2# liude19832006


    这个不是扫描版啊,我现在就是按照这本书来做的呢,谢谢大牛来看望哈哈~我昨天特地充值来下你上传的ETS呢,拜谢!!
发表于 2011-11-25 23:52:16 | 显示全部楼层
好东西!
发表于 2011-11-28 21:32:30 | 显示全部楼层
回复 1# c_j_hero


    太贵了,不厚道
发表于 2011-11-29 21:24:00 | 显示全部楼层
支持一下,不错的书。
发表于 2011-12-12 13:39:32 | 显示全部楼层
excellent book. eetop is the best comunity
发表于 2011-12-12 15:44:30 | 显示全部楼层
谢谢分享
发表于 2011-12-14 17:30:10 | 显示全部楼层
顶起来 谢谢
发表于 2011-12-15 09:45:00 | 显示全部楼层
多謝大大的分享喔
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 15:30 , Processed in 0.029206 second(s), 12 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表