在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4285|回复: 8

[求助] DC综合时,关键路径怎么会随着时钟的变化而发生变化那

[复制链接]
发表于 2011-10-21 10:54:39 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在DC综合时,关键路径怎么会随着时钟周期的变化而变化那,是设计存在问题还是脚本设置存在问题,希望有经验的朋友帮忙解释一下,在此谢过。
发表于 2011-10-21 12:35:04 | 显示全部楼层
约束设置问题吧
发表于 2011-10-22 00:22:10 | 显示全部楼层
回复 1# fanjicong


    具体说一下呗
 楼主| 发表于 2011-10-23 09:47:39 | 显示全部楼层
回复 3# dreamylife


    就是当CLOCK cycle 设置为不同的值时,综合出来的关键路径会变化。是不是这属于正常情况?
发表于 2011-10-23 13:59:48 | 显示全部楼层
回复 4# fanjicong

我觉得这是正常的。在你的时钟设置不同的时候,综合器综合出来的standard cell也不会相同,电路妥妥的是根据你的约束变化的,因此有可能之前比较短的路径也被DC综合出了更节省面积之类的cell了。所以我觉得还是有可能的
 楼主| 发表于 2011-10-23 18:22:13 | 显示全部楼层
回复 5# dreamylife


    恩,我感觉应该是这样,毕竟综合工具都是按着约束去工作的。不断面积和速度之间做折中,既然速度便了,面积也会相应的变化。谢谢你的回答。呵呵
发表于 2011-10-24 10:14:41 | 显示全部楼层
你的period设置不同,of course critical path is the different,if your freqency is very high ,you will find lots of critical path ..It's not strang.
发表于 2012-11-7 23:15:39 | 显示全部楼层
关键路径就是让人头疼啊!!!!!
发表于 2012-11-8 08:58:27 | 显示全部楼层
学习了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 19:27 , Processed in 0.026656 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表