在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7066|回复: 11

[讨论] 实际开发中需要手动改动FPGA 布局布线吗

[复制链接]
发表于 2011-10-8 17:42:55 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
使用厂家的开发工具,比如QUARTUS,进行编译实际上就已经把综合、布局布线自动执行完了,有些书还把布局布线这块用了很大的篇幅进行介绍,是否有时候需要改动系统自动产生的布局布线呢?
发表于 2011-10-8 18:58:46 | 显示全部楼层
由时序决定吧,时序不满足要求,有时候可以手动修改
 楼主| 发表于 2011-10-9 09:00:43 | 显示全部楼层
回复 2# flyingstar


    如果是时序不能满足那是否修改程序更合理一些,如果程序根本就写不出所需要的时序,那这程序语音本身或者编译器就有漏洞
发表于 2011-10-9 09:50:14 | 显示全部楼层
综合器不是万能和完备的,知道这个就能理解了
发表于 2011-10-9 18:40:44 | 显示全部楼层
如果想做高手,这个是必须的。
发表于 2011-10-10 09:13:34 | 显示全部楼层
如果做到手动改布线,你就成为高手了!
发表于 2011-10-10 14:08:20 | 显示全部楼层
一般没人那么搞
发表于 2011-10-11 11:06:17 | 显示全部楼层
尽量不要使用手动布线工具,时序跑不到应该通过修改代码的方法优化,建议只在有设计修改需求而又工程需求紧急的情况下可以考虑使用
发表于 2011-10-12 09:11:38 | 显示全部楼层
FPGA里面有很多约束可以去控制布局布线的结果的。。 多优化你的代码,每一个级别的FPGA芯片都有一个可以跑到的时钟频率上限,如果你的代码在低时钟情况下,结果都不好,那就是需要优化了。

设计好了之后,你可以跑多个P&R的配置,去跑出一个最好的结果,然后再用位置锁定吧这个好的结果保存下来。如果跑了很多个结果都还是有timing violation,那就找一个违规path最少的,去看看报错路径,然后想办法去优化你的RTL代码。

反正总的来说,是不建议去手工布局布线的,这是个吃力不讨好的工作。有这个心思,你可以花到别的地方,你会学到更多的东西。
发表于 2011-10-15 17:30:44 | 显示全部楼层
Quartus中的Logic Lock很好用,在实际中如果真的需要将逻辑与接口摆放很近以减少延迟,还是很必要的,尤其是在高速接口设计中。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-29 02:39 , Processed in 0.030059 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表