请教fanout与cell delay

zczc999

看资料，说“根据cell的input transition 和output loading通过查找表可以求出cell 的delay和output transition，cell的延时由input transition 和output loading决定，但input transition就是deriving cell的output transition"
  以一个反相器为例， 我想请教的是output loading是不是就是输出端的电容，还有input transition怎么会跟output transiton一样呢，transition的大小应该是由什么决定的？感觉应该跟电容电阻有关。还有input transition 和output loading它们与fanout有没有关系？感觉这两个变量应该跟mos管的实际大小有关，不知道对不对，还望高手多多指教啦

kyoiwaiah

顶一个！

zhaoxin621

driving cell 是前一级驱动 前一级的输出点 就是你这一级的输入点  这个应该比较好理解吧  
那前一级的输出的 transtion 不就是你的 input transtion吗？
还有 并不是说这一级的延时是由 input trastion和output load决定的  而是时序分析工具在给你的cell建时序模型时 会给你一个二维表 这个二维表的横纵坐标分别为 input transtion 和 load
当然这一级的时序是受这两个因素影响的  input trastion 不就是你前一级的驱动的吗  load不就是你的负载吗  还有一个因素就是你自己cell的驱动能力  这三个要素基本上就决定了你这一级cell的延时

woyi

想问各位大侠，如何根据一个cell的input transition和output load计算改cell的delay，计算公式是什么啊？谢谢

zfx253

你楼上不是说的很清楚了吗，是查找表
想知道具体方法怎么得出来的去找foundry吧，有些东西是经验值，不一定有公式的

icfbicfb

线性插值啊，  pt里面 report_delay_calculation 就看得清楚了，
一般是在2个插值点之间做线性运算，就是一般的解方程，没啥难度的

还有：前一级的output slew不一定等于下一级的input slew，因为有net delay和
net RC， prelayout之前是一样的，但是由于net RC影响， 下一级的input slew
一般比这一级的output slew还差， 这个计算有一种模型： elmore， awe， anoridi
就是计算net delay算法

icfbicfb

比如一个  0.2ns的 slew的 信号经过1000um 线延迟， slew将变成2ns左右，
经过2000um，变成4ns左右， 如果不加buffer的话（举个例子，数值随便定的）

billyvince

output slew是通过什么得到的？有哪些因素的影响？

optihack

回复 8# billyvince


   上面的output slew就是output transition  20%~80%, sometimes 10%~90%

billyvince

回复 9# optihack


    请教下。。encounter工具中，我想在跑完时序后查看关键路径上某个单元的input transition、output transition以及它的load，请问用的命令是什么？report_timing好像没看到。