在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5003|回复: 7

[求助] mos电路设计如何减小工艺角的影响

[复制链接]
发表于 2011-9-9 11:33:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
mos电路设计中应该注意什么事项,尽量减小工艺角的影响?
发表于 2011-9-9 12:56:40 | 显示全部楼层
corner变化对MOS管模型参数有影响,表现在平方律模型里的参数包括迁移率,Cox,Vth等。
看你想减小对电路哪种参数的影响了。
最主要的,设计电路的时候在tt,常温下,元件参数值不能取得太偏,导致在其他corner下出现某些元件工作点不正常,或者跑出指定工作区比如饱和区。这是第一层次的要求。
至于对性能变化的影响,可以通过改进电路结构,或者改善偏置来弥补
发表于 2011-9-10 19:25:07 | 显示全部楼层
不做绝对值的话,影响不是太大吧
发表于 2011-9-11 10:04:59 | 显示全部楼层
同意
1. 设计时留够margin
2. 如果对电路性能随制程的变异有要求,就使用补偿或者好的电路架构,或者trim,不过基本都是以牺牲面积,功耗,设计难度为代价


发表于 2011-9-11 11:20:54 | 显示全部楼层
谁能告诉我,模拟集成的前途如何呢
发表于 2011-9-11 17:03:43 | 显示全部楼层
ddddd
发表于 2011-9-11 17:04:51 | 显示全部楼层
ddddd
发表于 2015-11-21 01:43:33 | 显示全部楼层
回复 2# moranzzzz

谢谢~~~~~~~~~~~~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-29 03:31 , Processed in 0.025994 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表