设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA精华资料大放送
12下一页
返回列表 发新帖
查看: 4266|回复: 17

[资料] FPGA精华资料大放送

[复制链接]
发表于 2011-9-3 11:43:03 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
各种知识肯定有你需要的
精华, 知识, 资料

D锁存器VHDL描述.doc

23.5 KB, 下载次数: 9 , 下载积分: 资产 -2 信元, 下载支出 2 信元

FPGA上电顺序.doc

287.5 KB, 下载次数: 42 , 下载积分: 资产 -2 信元, 下载支出 2 信元

FPGA设计及应用.pdf

10.35 MB, 下载次数: 50 , 下载积分: 资产 -4 信元, 下载支出 4 信元

FPGA设计中几个基本问题的分析及解决.pdf

159.09 KB, 下载次数: 54 , 下载积分: 资产 -2 信元, 下载支出 2 信元

FPGA中组合电路中的毛刺与抗干扰.doc

30.5 KB, 下载次数: 30 , 下载积分: 资产 -2 信元, 下载支出 2 信元

ISE时序约束笔记.doc

69 KB, 下载次数: 39 , 下载积分: 资产 -2 信元, 下载支出 2 信元

verilog 设计经验总结.doc

48.5 KB, 下载次数: 34 , 下载积分: 资产 -2 信元, 下载支出 2 信元

xilinx时序约束培训教材.pdf

1.42 MB, 下载次数: 46 , 下载积分: 资产 -2 信元, 下载支出 2 信元

利用串行 Flash 来配置 Xilinx FPGA .pdf

986.27 KB, 下载次数: 241 , 下载积分: 资产 -2 信元, 下载支出 2 信元

如何解决FPGA电路设计中的毛刺问题.doc

398.5 KB, 下载次数: 43 , 下载积分: 资产 -2 信元, 下载支出 2 信元

影响FPGA设计中时钟因素的探讨.doc

85 KB, 下载次数: 12 , 下载积分: 资产 -2 信元, 下载支出 2 信元

用SPI Flash 存储器配置Spartan-3E FPGA 应用指南.pdf

462.24 KB, 下载次数: 17 , 下载积分: 资产 -2 信元, 下载支出 2 信元

用VerilogHDL语言设计分频器和32位计数器.pdf

157.55 KB, 下载次数: 21 , 下载积分: 资产 -2 信元, 下载支出 2 信元

fpga设计检查清单.pdf

188.52 KB, 下载次数: 22 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Verilog_golden中文版.pdf

511.67 KB, 下载次数: 9 , 下载积分: 资产 -2 信元, 下载支出 2 信元

单板电磁干扰(中文).pdf

498.71 KB, 下载次数: 18 , 下载积分: 资产 -2 信元, 下载支出 2 信元

华为FPGA设计流程指南.pdf

485.24 KB, 下载次数: 47 , 下载积分: 资产 -2 信元, 下载支出 2 信元

华为PCB布线规范.pdf

474.59 KB, 下载次数: 24 , 下载积分: 资产 -2 信元, 下载支出 2 信元

华为同步电路设计规范.pdf

374.94 KB, 下载次数: 15 , 下载积分: 资产 -2 信元, 下载支出 2 信元

门控时钟与时钟偏移分析.pdf

169.95 KB, 下载次数: 23 , 下载积分: 资产 -2 信元, 下载支出 2 信元

设计小技巧.pdf

190.4 KB, 下载次数: 24 , 下载积分: 资产 -2 信元, 下载支出 2 信元

硬件设计指南E.pdf

488.39 KB, 下载次数: 16 , 下载积分: 资产 -2 信元, 下载支出 2 信元

verilog 实现任意占空比、任意分频的方法.doc

26.5 KB, 下载次数: 17 , 下载积分: 资产 -2 信元, 下载支出 2 信元

verilog分频器代码.doc

22 KB, 下载次数: 19 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Verilog实现的3分频.doc

21.5 KB, 下载次数: 14 , 下载积分: 资产 -2 信元, 下载支出 2 信元

基于FPGA的小数分频器的实现.doc

94.5 KB, 下载次数: 19 , 下载积分: 资产 -2 信元, 下载支出 2 信元

任意奇数分频的verilog代码 .doc

24.5 KB, 下载次数: 13 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Quartus II中TsuTco的约束方法.doc

381.5 KB, 下载次数: 35 , 下载积分: 资产 -2 信元, 下载支出 2 信元

tCO tSU .doc

25.5 KB, 下载次数: 10 , 下载积分: 资产 -2 信元, 下载支出 2 信元

建立时间 保持时间.doc

141 KB, 下载次数: 37 , 下载积分: 资产 -2 信元, 下载支出 2 信元

静态时序分析（Static Timing Analysis）基础 推荐.doc

656.5 KB, 下载次数: 70 , 下载积分: 资产 -2 信元, 下载支出 2 信元

静态时序分析（Static Timing Analysis）基础（5）.doc

200.5 KB, 下载次数: 266 , 下载积分: 资产 -2 信元, 下载支出 2 信元

静态时序分析（Static Timing Analysis）基础及应用.pdf

744.87 KB, 下载次数: 66 , 下载积分: 资产 -2 信元, 下载支出 2 信元

静态时序分析在高速FPGA设计中的应用.doc

188.5 KB, 下载次数: 44 , 下载积分: 资产 -2 信元, 下载支出 2 信元

静态时序分析中的门延时计算.doc

75 KB, 下载次数: 23 , 下载积分: 资产 -2 信元, 下载支出 2 信元

数字电路中的建立时间与保持时间.doc

358.5 KB, 下载次数: 45 , 下载积分: 资产 -2 信元, 下载支出 2 信元

相关帖子
回复

使用道具 举报

hy@2006
发表于 2011-9-3 15:56:52 | 显示全部楼层
先留下看看那
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2011-9-3 16:56:34 | 显示全部楼层
看 一下
回复 支持 反对

使用道具 举报

liagyog
发表于 2011-9-3 17:27:23 | 显示全部楼层
非常感谢
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

liagyog
发表于 2011-9-3 17:41:13 | 显示全部楼层
多谢多谢
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2011-9-3 18:30:04 | 显示全部楼层
非常感谢
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

mlqe
发表于 2011-9-3 19:04:34 | 显示全部楼层
都是不错的好东西呀 呵呵
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2011-9-3 20:40:33 | 显示全部楼层
回复 1# caoshangfei


    谢谢分享，不胜感激！
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

etopyes8
发表于 2011-9-4 08:20:35 | 显示全部楼层
非常感谢
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2011-9-4 20:24:23 | 显示全部楼层
静态分析的~学习一下
回复 支持 反对

使用道具 举报

下一页 »
12下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-31 07:51 , Processed in 0.029508 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表