请教高手，版图中bandgap放在Pad旁边或者芯片边缘角落有影响么？

Xiao_Fex · 发表于 2011-9-1 18:36:07

加dummy 及双隔离环

allentel · 发表于 2011-9-1 23:28:49

我是做电源管理芯片的，对于电源类芯片设计，不太可能吧OSC这类的噪声源放在芯片中央。
如果你是做PLL，这 ...
xiaowanzi88 发表于 2011-9-1 14:40

登录/注册后可看大图

不建议你放在脚上，你的VBG的spe要求c很高了。放在中轴上，多加一些trimming bit 应该可以搞定。
之前有做过放在PAD边上的，应力影响比较大。CP大概在1.5%，Package回来，FT大概落到3%了。

allentel · 发表于 2011-9-1 23:31:46

有一些方法可以减小package stress，如在passivation上加polyamide，

xiaowanzi88 · 发表于 2011-9-2 09:33:37

各种设计的Spec差别都是存在的，我们这次设计的修调电路用的signal poly EEPROM,一种最新的on chip trimming器件，占用了较大的面积。但是效果却是很明显的。利用复位管脚封装好以后进行数字修调，保证精度。
即时SOC芯片设计，考虑大规模数字电路存在，bandgap摆放在离PAD较远一点的地方时有好处的，但是PAD拉得越远，面积就越大，这里需要折衷一下。如果靠着PAD太近了，不仅仅是stress的问题了，Latchup都是很常见的。我们有一次发现，PAD在做EMMI时候在发光！很神奇的，呵呵。后来发现时PAD周围寄生bipolar造成了latchup，正好一部分瞬态电流经过PAD充电以后从bonding直接拉出去，最后接地。

allentel · 发表于 2011-9-2 11:18:47

各种设计的Spec差别都是存在的，我们这次设计的修调电路用的signal poly EEPROM,一种最新的on chip trimmin ...
xiaowanzi88 发表于 2011-9-2 09:33

登录/注册后可看大图

signal poly EEPROM 稳定性如何，可以守住吗。守住时长，有测过吗？

xiaowanzi88 · 发表于 2011-9-2 13:36:07

single poly EEPROM 可靠性可以保证10年，满足汽车电子要求。符合ACE标准。

allentel · 发表于 2011-9-2 13:55:07

signal poly EEPROM 是Fab的IP，还是自己Try出来的device？
我们有Try来过function，但是可靠性没有验证过。
暂时没有在量产产品中使用。

xiaowanzi88 · 发表于 2011-9-2 14:51:15

这个当然是IP了，自己去try风险太大。

lgy747 · 发表于 2011-9-2 21:52:17

single poly EEPROM 可靠性可以保证10年，满足汽车电子要求。符合ACE标准。
xiaowanzi88 发表于 2011-9-2 13:36

登录/注册后可看大图

这个看人品了。代工厂说保证10年，什么根据？直接的实验证据肯定没有。如果是推算，怎么推算的？
我一个同事买了个u盘，2个星期后没了数据，我呢人品好点，3年前的u盘现在插进去只看见几个空目录，啥都没有了。但是我有一块紫外线刷的EPROM倒是创造了14年保持记录，至今仍在服役

lgy747 · 发表于 2011-9-2 22:01:37

这个当然是IP了，自己去try风险太大。
xiaowanzi88 发表于 2011-9-2 14:51

登录/注册后可看大图

这个和IP没有关系，靠的是代工厂的制程的质量保证。IP嘛，只是心理觉得踏实点

[求助] 请教高手，版图中bandgap放在Pad旁边或者芯片边缘角落有影响么？

站长推荐 /2