求解：ASMC 15VNMOS做NDD区域的作用

dqyang · 发表于 2011-7-28 14:55:58

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

如题，为什么Pmos不用做特定区域，还有为什么低压的mos不用做channel stopper？
新手，求各位大侠能详细解答，不胜感激！

jian1712 · 发表于 2011-7-30 21:26:47

1,关于NDD
NDD是N type drift drain, 是N型漂移区，这一层在这个工艺中做在HV device上面，它是用来增大NMOS drain端的耐压，所以浓度比N+要低，结深比N+深， breakdown电压比N+高
2,不知道你所指的Pmos是HV还是LV，但是HV pmos应该会做一些特殊处理的
3,个人感觉channel stopper implant有改变Vt和增强防punchthrough的作用，所以低压mos没有做，也不是很奇怪，因为自然形成的mos能够满足spec要求，加了channel stopper有可能让低压mos的参数变差

拙见而已，欢迎指正。

georgehecm · 发表于 2011-7-31 10:23:59

二楼讲得很有道理
佩服

realliu68 · 发表于 2011-8-1 14:23:17

本帖最后由 realliu68 于 2011-8-1 14:24 编辑

2楼好强
顺便补充一点：相同掺杂PMOS要比NMOS耐压。另外由于PMOS掺杂只能用硼，所以PMOS没有LDD这个步骤。

dqyang · 发表于 2011-8-1 21:38:51

回复 2# jian1712 谢谢各位大侠啦，进这行没多久，学的东西好乱，顺便问下有没兄弟知道有什么iclayout qq群的啊，想进个群，好多东西不会

核桃树 · 发表于 2016-7-28 19:41:41

LDD，轻掺杂漏极，降低了电导率，减小沟道漏电~

Desingman · 发表于 2017-11-6 17:10:52

upload PDK if you have and other PDK of 1um 0.8um .... I looking

hubocheng · 发表于 2023-10-26 18:02:12

感谢二楼

[求助] 求解：ASMC 15VNMOS做NDD区域的作用

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1