设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › 设置了output delay，再设置set_load还有很大意义吗？ ...
12下一页
返回列表 发新帖
查看: 15857|回复: 17

[讨论] 设置了output delay，再设置set_load还有很大意义吗？

[复制链接]
ghonghu
发表于 2011-4-13 11:43:02 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
在DC综合的时候，我既然设置了output delay，再设置set_load还有很大意义吗？两个的目的不都是为了计算输出的延迟吗？
计算

相关帖子
回复

举报

艾清别诺
发表于 2011-4-16 18:14:04 | 显示全部楼层
这个只是我个人的观点啊，这两个是完全不同的定义，也不是都是计算输出的延迟，set——load是为了计算cell上的delay，cell上的delay是输入转换时间和输出负载，最后端口的cell没有接到其他的cell，故我们社set——load，set——out——put——dealy才是设留给外部的delay
回复 支持 反对

举报

idbi
发表于 2011-4-17 21:41:46 | 显示全部楼层
set_load 可以观察到输出transition，此为set_load本因
回复 支持 反对

举报

abc2403
发表于 2011-4-18 12:28:34 | 显示全部楼层
set_load是为了计算内部的DELAY
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

盗墓者
发表于 2011-4-18 17:55:41 | 显示全部楼层
回复 2# 艾清别诺


    set-output-delay
是设置外部延迟约束条件，但实质是让dc自己计算内部的延迟，用来约束电路。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

艾清别诺
发表于 2011-7-29 14:33:42 | 显示全部楼层
学习了
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

vampire0322
发表于 2011-7-29 17:34:02 | 显示全部楼层
CELL的延迟与Transition和Load有关，而Load是通过影响Transition来影响CELL的延迟的。而output_delay是外部电路的所需要时间，两者没啥关系吧。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

a0000444
发表于 2011-7-29 18:42:17 | 显示全部楼层
更本就是两码事，怎么混在一块了！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

jb7955
发表于 2011-10-3 18:01:18 | 显示全部楼层
It is just a beginning
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

icfbicfb
发表于 2011-10-3 21:18:23 | 显示全部楼层
set_output_delay是设定外面电路的delay，从而约束内部reg-to-out的path的delay的，

set_load是约束最后一级输出能力的， 也就是约束最后一级要支撑这个load ， 增加驱动能力，
回复 支持 1 反对 0

举报

下一页 »
12下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 18:29 , Processed in 0.022318 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表