求助如何在RTL中实现low power的一些资料

weva_84 · 发表于 2011-7-28 00:44:46

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

最近正在学习low power, 希望能在写代码的时候就在verilog coding style, 微架构等方面加入low power思想，
但是在网上搜索到的大多是后端的一些low power的方法，
谁有这方面的资料可以帮忙一下吗？
谢谢啦

shiyinjita · 发表于 2011-7-28 08:53:33

从RTL级别来讲就是减少动态逻辑，比如可以尽量减少使用乘法器等，如果使用那么尽可能的采用公共逻辑，
同时比如时钟的话，可以采用开关来控制关闭与打开。当然如果减少时钟个数或者速度也可以减少功耗的，这就看项目的要求了

robberpk · 发表于 2011-7-28 13:39:53

本帖最后由 robberpk 于 2011-7-28 13:42 编辑

楼上的乘法器多少不是RTL应该解决的，是算法和架构层面的Low Power
如果只是RTL，按照以下方法：
1. 门控时钟
2. 预计算
3. 操作数隔离
4. 跳变消除
以上按照降低功耗百分比进行排序

方波 · 发表于 2011-7-30 12:31:17

回复 1# weva_84

您好，我现在也在学习SOC低功耗，希望能在一起交流，我Q493939163，加我

ghost_ic · 发表于 2011-8-5 16:35:16

3楼的兄弟，
并不是所有的地方都要用clock gating的，寄存器超过一定的规模才可以，否则没有效果，还会起副作用。
这个规模可以自己做实验！！！

mrvldbg · 发表于 2011-8-17 10:14:54

suggest to take a look at the material below,
[M.Keating]Low Power Methodology Manual For System-on-Chip Design

You can get it from this BBS forum.

/MRVL.DBG

Andy126 · 发表于 2018-12-22 19:13:52

[求助] 求助如何在RTL中实现low power的一些资料

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2