在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 24361|回复: 83

[资料] IC设计经典教材HDL Chip Design (OCR识别版)

[复制链接]
发表于 2011-7-10 08:13:10 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 zhongxg 于 2011-7-10 08:14 编辑

HDL Chip Design
--A practical guide for designing. synthesizing and
simulating ASICs and FPGAs using VHDL or Verilog
-- by Douglas J Smith

一本绝对赞的IC设计的经典教材,每一个知识点都有例子,而
且是同时用VHDL和verilog说明。

原来的扫描版无法搜索文字, 没有目录索引, 很多页面倾斜.翻看
起来比较痛苦。

为了便于阅读, 本人花了几个小时用OCR软件处理了本书。修正
了页面倾斜的问题;移除了扫描污迹;可以选中文字,对英文稍
微差点的同志, 用acrobat reader就可以直接用金山词霸取词了。
HDLChip Design_ocr.part1.rar (9.59 MB, 下载次数: 1129 )
HDLChip Design_ocr.part2.rar (9.59 MB, 下载次数: 689 )
HDLChip Design_ocr.part3.rar (9.59 MB, 下载次数: 672 )
HDLChip Design_ocr.part4.rar (6.51 MB, 下载次数: 665 )
 楼主| 发表于 2011-7-10 08:45:40 | 显示全部楼层
作为一个6年IC从业的stuff engineer, 强烈推荐本书。
发表于 2011-7-10 15:03:47 | 显示全部楼层
这本书介绍了如何编写正确且有效的vhdl/verilog hdl testbench,有几本其它的书也不错:“Writing Testbenches, Functional Verification of HDL Models”,“A Practical Guide for Designing, Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog”
发表于 2011-7-10 20:23:38 | 显示全部楼层
回复 1# zhongxg


    先顶后看!!!
发表于 2011-7-10 20:24:43 | 显示全部楼层
回复 1# zhongxg


    ..信元不够~
发表于 2011-7-10 20:25:48 | 显示全部楼层
回复 1# zhongxg


    我发誓 我只是想学习一下 不是灌水
发表于 2011-7-11 07:23:08 | 显示全部楼层
非常感谢
发表于 2011-7-11 20:06:15 | 显示全部楼层
楼主辛苦了!
发表于 2011-7-11 20:28:37 | 显示全部楼层
ding......
发表于 2011-7-12 14:47:26 | 显示全部楼层
资料比较老,当年的教材,一般般,忽略
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 23:56 , Processed in 0.027502 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表