在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: gy118

[讨论] 天线效应二极管的作用

[复制链接]
发表于 2011-6-28 14:46:06 | 显示全部楼层
MOS gate上会因为天线效应收集电荷,在制造过程中会击穿Gate,因此往往增加一个方向二极管到衬底(方向二级管不会影响MOS管的工作),如果Gate上出现正电荷,通过二极管的反向漏电,实现泄放,如果是负电荷,二极管直接就泄放掉了。。。
发表于 2011-6-28 14:51:27 | 显示全部楼层
回复 7# fuyibin


    又不是ion implant,后面的PECVD也好,etch制程也好,都是有plasma参与的。
发表于 2011-6-28 17:43:43 | 显示全部楼层
11楼说的有道理哦
 楼主| 发表于 2011-6-28 18:41:25 | 显示全部楼层
回复 11# huntzxs


    我之前也这样认为,但是很多地方都会说积累电荷后,电压会上升,所以就疑惑了
发表于 2011-6-29 09:50:15 | 显示全部楼层




    问题是:这个二极管的反向击穿电压是多少呢?如果是0.13um及以下的工艺,MOS管的栅极电压又能承受多少而不被击穿呢?
发表于 2015-8-2 22:33:01 | 显示全部楼层
回复 11# huntzxs


  有道理,,,
发表于 2015-8-4 11:25:20 | 显示全部楼层
回复 15# goodsilicon


   二极管的击穿一般都低于gate的击穿电压。以5V工艺为例,二极管击穿在6~7V,gate的击穿在10V~13V
发表于 2015-9-23 13:50:40 | 显示全部楼层
回复 11# huntzxs

这里有点疑问,首先,击穿,我个人觉得不是GATE的击穿,二是gate oxide的击穿。也许你的意思就是gate oxide 击穿。其次,gate 上出现
大的正电荷的时候,利用的是反向二极管的击穿,而不是二极管的反向漏电,其实也就是雪崩击穿。
针对这个问题,可以参考模拟版图艺术这本书“


对于厚氧工艺,往往选用NSD/P型外延层泄露器。这种结构本质上是一个阴极连接金属节点,阳极连接衬底的二极管。如果节点电位降到衬底电位以下,则泄露器正向导通,并箝住电压,如果节点电位上升超过衬底电位,则NSD/P型外延层会先于厚氧损坏前发生雪崩击穿。



一般情况下,工艺中的,二极管的击穿一般都低于gate oxide的击穿电压。以5V工艺为例,二极管击穿在6~7Vgate  oxide的击穿在10V~13V
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-26 03:29 , Processed in 0.020865 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表