nc-verilog仿真quartus lib问题：ncelab: *F,CUATOP

lawee.wang

使用nc verilog仿真设计，使用到了quartus lib库文件，结果提示如下错误：


ncelab: *F,CUATOP: Attempt to instance top level module 'altddio_bidir' in 'ddr_bidir_32.ALTDDIO_BIDIR_component'.


文件 altddio_bidir是一个库文件，在altera_mf.v文件中是可以看到有这个模块的。
altera_mf.v已经加入仿真工程了，信息如下：
file: ../../../../lib/simlib/cive_ns/altera_mf.v

请问高手这个问题的解决方法？十分感谢

此外：*F 是Fatal致命错误的含义吧？

zyzfgpzgh

看上去好像是没有把库文件的路径放到nc verilog仿真软件的配置文件中去。你放过去试试。

skytang007

从字面意思看是你试图将顶层模块'altddio_bidir' 例化到'ddr_bidir_32.ALTDDIO_BIDIR_component'中，楼主ncelab指定的顶层模块是哪个？

lawee.wang

回复 3# skytang007



   此前没有使用过nc verilog，是接别人的设计，所以不知道怎么设置顶层。惭愧
曾经以为是库文件重复添加了，不添加该文件，结果就会报出其他文件也有这个相同的问题。

lawee.wang

回复 2# zyzfgpzgh



   谢谢
估计是这个问题
因为是接手别人的设计，因此不能确定是否进行了这设置；
同时又是第一次使用nc verilog，此前都是用modelsim的

确认这个设置是否正确去？

zyzfgpzgh

回复 5# lawee.wang


    我也不太清楚，毕竟没用过nc——verilog。你试试看。

skytang007

最好把脚本弄上来看看  不然很难说清楚
楼主系统用的是LINUX 还是windows