在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3255|回复: 7

[讨论] 用Verilog-AMS编写的运放是不是不能区分正向输入和反相输入端呢?

[复制链接]
发表于 2011-4-8 16:09:26 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
RT
用Verilog-AMS编写了个运放的模块,但只有写端口名的时候区分了下inn和inp,但我想仿真器应该不会用端口名来区分正向输入端和反相输入端的吧~~~~~~
发表于 2011-4-8 17:42:41 | 显示全部楼层
仿真器是不会根据名字区别,但是你的模块里面怎么写的呢?难道不是 out=A0*(inp-inn) ?
 楼主| 发表于 2011-4-10 11:23:02 | 显示全部楼层
回复 2# 过路心客


    恩,这样是不是不成呢~~~
发表于 2011-4-10 21:18:29 | 显示全部楼层
这样是可以的。其实模型可以有很多种写法,可以很宏观的只有一个输入,一个输出,定义一个放大倍数;可以定义成小信号电路的模式;甚至可以写成晶体管级的,只决定于你需要什么样的模型。
 楼主| 发表于 2011-4-11 10:14:29 | 显示全部楼层
回复 4# 过路心客


    好的,谢谢!
发表于 2011-4-13 06:58:13 | 显示全部楼层
verilog AMS仿真模拟电路很好吗
 楼主| 发表于 2011-4-13 09:28:51 | 显示全部楼层
回复 6# hanbenguang


    挺好的啊
发表于 2014-8-30 16:48:27 | 显示全部楼层
学习中!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-19 22:42 , Processed in 0.018062 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表