在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: xd_HR

带隙基准电路求解

[复制链接]
 楼主| 发表于 2011-3-21 16:27:26 | 显示全部楼层
本帖最后由 xd_HR 于 2011-3-21 16:31 编辑



Q3:Q4=1:8
Then  Veb3>Veb4
因为Va=Vb, 所以Vc(=Va-Veb3-I1*R2)<Vd(=Vb-Veb4)
    即Vc与Vd不可能相等
而且Q3: Q4=1:8 这两个三极管并不组成差分运放,也就不能使Vc=Vd
当然也不知道我说的对不对 交流交流
 楼主| 发表于 2011-3-21 16:28:49 | 显示全部楼层


Q3,Q4应该是构成运放,使Vc=Vd
Va=Veb4+I*R3+Veb2
Vb=Veb3+I1*R2+Veb1
Va=Vb, R2的作用是保证Va=Vb ...
zcg0696 发表于 2011-3-20 13:55




    Q3:Q4=1:8
Then  Veb3>Veb4
因为Va=Vb, 所以Vc(=Va-Veb3-I1*R2)<Vd(=Vb-Veb4)
    即Vc与Vd不可能相等
而且Q3: Q4=1:8 这两个三极管并不组成差分运放,也就不能使Vc=Vd
当然也不知道我说的对不对 交流交流
发表于 2011-3-21 18:51:50 | 显示全部楼层
建议你先看看基于Vt的参考电压源,Vt=kT/q=25.9mv@300K
发表于 2011-3-21 23:28:26 | 显示全部楼层
为啥不这么看呢?
q3和q4是做level shift用的。cd两点等电位。运芳的输入端是Va=Vc+Vbe。
发表于 2011-3-23 07:16:59 | 显示全部楼层
悬赏分。。
 楼主| 发表于 2011-3-23 22:29:16 | 显示全部楼层
再顶一下  等待高手  高高手啊
 楼主| 发表于 2011-3-23 22:34:15 | 显示全部楼层
回复 15# elantra


   C 、D不会等电位  前面已经分析过了  但是Q3 Q4可能是用来LEVEL SHIFT的   但R2呢   如果是为了抬高运放的输入共模电平  两个输入端等电平才对  干嘛要多加个R2呢
发表于 2011-3-23 23:04:57 | 显示全部楼层
拘泥。
cd为什么不能等电位?
bandgap啥原理?就是要cd等电位的。
发表于 2011-3-23 23:06:38 | 显示全部楼层
cd不等电位,还要运放做甚?
发表于 2011-3-23 23:08:58 | 显示全部楼层
至于r2,应该不是关键。可能是用来补偿base电流的影响的。
没仔细分析
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 21:14 , Processed in 0.022146 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表