|
发表于 2011-3-15 05:04:07
|
显示全部楼层
回复 1# smelly
首先你得知道你想设计的ADC的number of bits, DR, SNR,
然后利用一些公式,或是表格,可以知道大概需要哪种结构,single stage or multiple stages, second order or third order, one bit quantizer or multi bits ...
然后考虑是不是要采用zero和pole optimization.
接下来选择一种可以满足你要求的结构,进行NTF optimization
对所得参数根据实际电路full swing 进行dynamic scaling
把参数进行微调,以便用ratio表示
对调整过参数进行behavioral 仿真,验证stabitliy 和SNR,对参数进行调整
trade off between stability and peak SNR
这样SQNR满足要求后,对capacitor和resistor进行sizing,thermla noise 一般dominate quantization noise
然后在behavirol模型里面引入non-ideality, finite bandwidth, finite DC gain etc, DAC mismatch.
具体continous time实现还是discrete time实现有所不同,而且最好是有牛人从system级上把architecture和spec定好,
我没做过ADC,只是偶尔和组里人聊过,希望大牛指点 |
|