PCIe物理链路状态不稳定

cuizehan · 发表于 2011-1-10 13:15:49

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

有两块差不都的板卡，一块可以正常工作，一块物理链路状态不稳定
布线方面有少许差异，但原理图都是一样的
PCIe x4的差分链路所在PCB层的布线都是一样的，不一样的只是top层和bottom层的布线，但是因为有电源层和地层的隔离，对PCIe链路的影响应该很小

物理链路上的器件大概有这些：
PCIe插槽 -》Redriver芯片 -》PCIe Cable连接器 -》PCIe Cable -》Redriver芯片 -》FPGA
还有就是中间的一些耦合电容

其中物理链路状态不好的那块板卡，接收到的数据有很多位都发生了错误

问题可能在哪？可能是焊接吗？还是布线有干扰？有什么办法可以找到根本原因在哪吗？

手头工具有限，一般都是用chipscope调试

voip_winner · 发表于 2011-1-11 11:35:41

我对pcie不是太熟悉，但这里首先你能够确定就是信号有干扰么？而且我感觉其实pcie的时钟速度相对高速的serdes来说还是很低，不至于会si有太大问题！

你可以先读读xilinx device里面pcie模块的设置，主要看serdes部分，我感觉极有可能是timing没有设置好，你试试看。

此外，我后面几个月也要开始做pcie的fpga了，也是xilinx的。你成功了告诉我一声， qq： 66399907. 谢谢！

cuizehan · 发表于 2011-1-12 09:32:15

回复 2# voip_winner

PCIe的时钟信号频率为100MHz，但是tx、rx链路速率达2.5Gbps，很容易信号完整性不好啊

sailing.w · 发表于 2011-1-12 12:48:52

看看时钟驱动器的精度是否没有问题。

cuizehan · 发表于 2011-1-12 13:09:42

回复 4# sailing.w

这个怎么看？不太明白，示波器？

xiaoeyu4412 · 发表于 2011-2-13 10:30:06

有一个问题想请教楼主，我目前的设计是把计算机中PCIe X4经过redriver后，传输近2米，然后经过专用连接器接到另外一块板卡上的PCIe Switch上，大体为:电路板 A (PCIe X4接口 + redriver/de-emphsis)——电缆2米——电路板 B（PCIe SWtich chip+其它功能）。目前的问题是电路板A插入PCIe插槽后，没有100MHZ时钟输出，PRSNT1#和PRSNT2#按照要求也连接正常，难道在此处还有其它的设计吗，另外此处100MHz时钟的连接需要端接电阻吗？请楼主解惑，不胜感激。