数字集成电路可以做FIB吗？

huangniuniu

HI, ALL
有些日子，做了个数字控制的AC-DC电路，现在怀疑是数字电路有问题，本人是负责模拟模块的设计，和整体仿真的，对数字了解不多，应该我们做的时候是系统工程师，通过MATLAB 仿真过的，用通过数字工程师转化的VERILOG代码的，最后是本人负责SPECTREVERILOG仿真的。3个过程都是验证过的，但是由于条件的限制，没有做FPGA验证。

各位大虾看下，3个过程哪个过程会出问题，有如何来验证，最后问下芯片已经流片回来了，针对数字电路---是自动布局的，可以做FIB吗？如果不行，针对数字电路，如何来DEBUG,

希望高人告知，

马蹄山总统套房

可以，上海和台湾都可以做。在Mask上连线或断开都是比较容易的，添加Cell就难了。 此外FIB有成功率的，通常在70%上下。

mtwumtwu

Fistly, you must check what circuit( cell/wire) need to change , if the cell exist or the wire do not cover by other top layer metal then you could do it.

huangniuniu

回复 2# 马蹄山总统套房


    楼上，可以详细些吗?shi 宜硕吗？
MASK？ 难道不是METAL 层？还有版图是自动布局的，能否像ANALOG一样让版图工程师查？谢谢、

huangniuniu

i don't know that the debug process of digital intergated circuit is the same as analog?,

马蹄山总统套房

上海松江能做的好几家，但大规模的，65nm或40nm以下好像只能到台湾。
无论数字和模拟，版图都是一样的，数字只是使用标准单元库而言，走到Foundry都是一层一层的Mask。
CP层以上就是metal和via，对于wirebond，磨掉塑封就可以做了，通常是斜着挖一个通道进去，再注入粒子切断或导通金属。