谁能看一下这个端接该怎么匹配？

cuizehan · 发表于 2010-10-14 20:13:25

您需要登录才可以下载或查看，没有账号？注册

x

这是仿真的电路图，上半部分是内存条数据线的拓扑结构。其中U19和U24带有120欧的On-Die Termination。
按这个图仿真，频率为400MHz，结果如下

可见信号质量还是蛮好的。
如果把TL16和TL14连起来，相当于分了一支到FPGA，仿真结果如下，

FPGA端的信号（绿色）有两个特别明显的欠冲，谁知道这个是哪地方端接没做好，该怎么匹配？

coxswainy · 发表于 2010-10-15 15:51:04

要不试一下把TL14的阻抗换成38.5看一下

cuizehan · 发表于 2010-10-15 18:27:59

回复 2# coxswainy

多谢

调了之后，黄线的信号质量会好一些，没有那么大的过冲，但是绿线的信号质量还是那样。

我把FPGA去掉，只用一个60ohm的电阻端接，信号质量就会好很多。

感觉这个FPGA接口有容性或者感性负载，但是是容性还是感性我也区分不了，该怎么端接我也不知道。

bing131 · 发表于 2010-10-16 08:08:31

如果你的工作频率不是特别高，通常电抗性负载多半是容性的

cuizehan · 发表于 2010-10-16 11:00:48

回复 4# bing131

谢谢！

不知道400MHz DDR信号算不算高？

容性负载该怎么匹配？

zcs841017 · 发表于 2010-10-31 22:44:07

实际案例啊，很好

dylan.chang · 发表于 2010-11-1 10:35:03

學習中感謝芬想實際案例
受益不少
感恩啦

[求助] 谁能看一下这个端接该怎么匹配？