bandgap相位裕度仿真结果疑问，请高手释疑

motocser

file:///C:/DOCUME%7E1/ADMINI%7E1/LOCALS%7E1/Temp/moz-screenshot.pngfile:///C:/DOCUME%7E1/ADMINI%7E1/LOCALS%7E1/Temp/moz-screenshot-1.pngfile:///C:/DOCUME%7E1/ADMINI%7E1/LOCALS%7E1/Temp/moz-screenshot-2.pngfile:///C:/DOCUME%7E1/ADMINI%7E1/LOCALS%7E1/Temp/moz-screenshot-3.pngbandgap相位裕度仿真结果疑问，请高手释疑

如图bandgap相位裕度仿真结果中，相位曲线为什么会上翘呢，而且超过了0变成了正的。这种情况可能是什么原因造成的呢？为什么一些书上都没有见到过类似的情况。

是不是我的带隙AC仿真方法不对呢？如图所示，这样加入噪声是不是可以，应该查看A,B,C,VREF这4个点中的哪个点来观察稳定性呢？

这种情况可能是什么原因造成的呢？为什么一些书上都没有见到过类似的情况，请高手释疑，感激不尽

lylnk

B点是正反馈，C点是负反馈。你只断一点是不行的。
考虑断开M139送出去的Pgate。记得给M139这边加上模拟右边pmos 栅电容的电容。
或者你B，C都AC断开。用VF("/B")-VF("/C")来看AC特性

motocser

输出应该看A点还是VREF点呢？

lylnk

环路增益么，就是绕一圈。输出就是看你断开的地方

motocser

这位大哥，我图中断开线路的方法对不对，是要完全物理断开还是隔断交流就行了？还有是在交流信号加入的地方隔断吗？

lylnk

断开方法对，就是这样的。
是在那里加。

motocser

是这样断开，来看VF("/C")吗？

lylnk

图是正确的。
两个断开点的vf的差值，就是AC结果。

lylnk

这样断有可能出问题啊。是由于自偏置电路也构成正反馈环路，而这个环路没有断开。

建议还是从M139那里断开

motocser

是这样吗？在A点断开，然后用 AC Magnitude & Phase看A点，得到的就是这个带隙的相位裕度吗？