Quartus2 每次调用Modelsim都对altera库编译一次

irun2 · 发表于 2010-9-12 01:23:21

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

如题，有什么办法可以使Modelsim不用每次都对altera库进行编译以节省时间？

PS:那些所需要的库我自己也编译了一次并把加到modelsim.ini里面了，但Quartus2调用modelsim联合仿真时总会重新compile一次，浪费很多时间！

如图示，cyclone是我原来编译好的库，cycloneii_ver是Q2调用modelsim生成的

zh123456789 · 发表于 2010-9-12 10:32:03

不清楚

irun2 · 发表于 2010-9-13 06:40:24

晕……

gaurson · 发表于 2010-9-13 20:15:20

你把编译后的库在modelsim里面映射到安装路径下，然后看看modelsim.ini文件里面是不是有你这些仿真库的路径，如果没有，就自己添加一下。以后只要每次映射到自己创建的工程中，应该就不用再编译了。

oceanraft · 发表于 2010-9-14 02:22:17

在用QuartusII调用modelsim时，它会根据QuartusII中的设置产生不同的*。do文件。不想每次调用都编译的话，在setting--> EDA tools setting--> Simulation-->more settings,最后一个可能由于不同的版本名字不同，反正就是更多设置的意思，里面有个option是location of user compiled simulation library,默认是<none>,改成你已编译过的库的路径即可。
需要注意的是，比如用的是Verilog，Q2调用modelsim时映射库是在刚设置的那个路径的子文件verilog_libs下面进行映射的；vhdl应该是同理吧，没试验过。
剩下的就该你自由发挥了，enjoy！！