modelsim仿真问题

rice973 · 发表于 2010-5-28 10:02:08

您需要登录才可以下载或查看，没有账号？注册

x

我在一个单独的文件里定义了很多parameter，然后在其他文件了`include这个文件，

在modelsim编译的时候出现如下错误：

Global declarations are illegal in Verilog 2001 syntax

请高手指点一下该怎么做呢？

lock66 · 发表于 2010-5-28 10:18:23

用`define

rice973 · 发表于 2010-5-28 10:21:41

网上下载的lattice的一个源程序，如果要用`define，要改很多地方，我想既然他们这样写，应该也可以吧？

rice973 · 发表于 2010-5-28 11:11:43

已经解决了，这种文件不能编译，直接include就可以了

linuxir · 发表于 2014-8-20 09:40:06

回复 4# rice973

多谢楼主了，还有单独定义function的文件也不用编译

kingkoyan · 发表于 2015-12-6 22:15:03

怎么include 楼主能不能说清楚点

[求助] modelsim仿真问题