FPGA上电顺序的问题

huige2601 · 发表于 2010-3-2 18:40:54

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

大家好，我在一篇文章上看到FPGA上电时应该内核先上电，外围后上电。请问一下这种说法是正确的吗？为什么要这样做呢？

liukun · 发表于 2010-3-3 09:26:09

正确，防止内部电路反馈，烧坏芯片，不过现在一般的FPGA外供电并不严格需要这样，关键看数据手册都有说明

huige2601 · 发表于 2010-3-15 13:16:15

2# liukun
我看过了，ALTERAL的器件资料里Hot-socketing那一栏里确实有这方面的信息，谢谢你的帮助。

xpabc2000 · 发表于 2010-3-15 17:31:31

学习中

qlengyu · 发表于 2010-3-16 15:28:16

学习一下

kyoiwaiah · 发表于 2010-3-22 23:09:52

顶一下

wuxiang97 · 发表于 2010-3-24 05:25:19

good to know this

twx0207 · 发表于 2010-3-24 15:50:48

学习下

aurorasite · 发表于 2013-12-20 15:03:42

回复 2# liukun

You can power up or power down the VCCIO and VCCINT pins in any sequence. The power supply ramp rates can range from 100 ns to 100 ms.

隔壁村的酱油 · 发表于 2013-12-23 17:12:15

内容学习中

[求助] FPGA上电顺序的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2