请教个sdc的问题

devopetent · 发表于 2006-10-27 12:59:39

您需要登录才可以下载或查看，没有账号？注册

x

在dc中用到的.sdc文件和在soc encounter中用到的.sdc文件到底有哪些不同？
如果我在P&R的时候修改了一些sdc的属性，是不是应该重新到dc中去综合？

yinchyang · 发表于 2006-10-29 22:43:07

对于有些mode的sdc 文件，
input/output delay是可以加以修改而不用重新综合，
而有些constraint，如clock之类的，你改了，一定要通知前端

LindsayJiang · 发表于 2007-1-12 19:40:51

请教:请能详细说下都那些改动需要知会前端呢?除了Clock

yinchyang · 发表于 2007-1-12 22:34:25

一般来说，后段工程师对function不是特别了解，所以对timing的修改要很小心，
如果后端工程师认为自己的修改足够有信心，那么可以调节一下约束，而可调的约束
就是timing margin可以允许的范围内，如test mode下端口的约束
除此之外，一定要和前端讨论清楚。

risccpu · 发表于 2007-1-15 15:11:26

sdc修改之前最好还是和designer沟通

yxw8193 · 发表于 2007-1-15 15:56:46

才做backend不久，自己感觉如果timing上有violation，而且怎么优化都不行的话，是不是该直接叫前端改。sdc，而不是自己去改？

even_ryen · 发表于 2007-1-28 15:38:34

hongweino1 · 发表于 2007-4-29 19:28:58

dddddddddddddddddddddd

qiyue_k · 发表于 2008-5-17 16:18:28

感谢分享！！！

hhsmn · 发表于 2009-4-17 11:11:54

violation不是靠优化就能解决，后端要做的也不只是去优化设计

要看你修改哪些地方了