马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册
x
今天终于完成了自己的数模混合设计的芯片，交到了fundry厂，好累啊，连续几天20小时的工作，不过交上去了下面就可以做测试了。
数模混合的确不同于单一的数字或是模拟，写一点东东和大家分享。
首先，他用到了当前绝大部分的工具，例如我的设计用到了主要的工具：
前端，NC_verilog（Modelsim),Hspice, DC,PT
后端，Astro,
版图，Virtuso,
Post-layout simulation要用到Hspice
经验总结，
1，要用NCverilog做SDF时序验证，modelsim有多余的报错，要修改SDF文件，好像不兼容。
2，annotate一定要做，必须是MET,否则无法完成post-layout simulation.
3,做版图，一定要定义好Grid〉0.05,否则会出现off-grid.无法通过的。
4，仅仅作diva验证是不可以的，一定要做dracula.
5，含有电阻和电容的电路，有时候使用的抽取文件是不同于单一的CMOS器件的。要有修改这些文件的能力。
6，版图最好不要采用不规则图形，否则容易产生off-grid现象。
7，做大规模混合电路，要先分配好各自的面积，相关联的cell要在一起，减少后来的走线。
8，手工布版图还是可以减少芯片的面积的。
先写这些把，
追加，
1。做DC的时候，要调整好时间约束，要用脚本来实现，否则容易出错。用脚本实现，有问题可以修改脚本立刻得到新的gate-code. 节约大量时间。
2。抽取layout netlist之前，一定要在layout中加pin name, 否则网表中全是数字，无法实现后仿真。
[ 本帖最后由 九鼎 于 2006-12-21 15:04 编辑 ] |
/2 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2006-12-18 13:44:20
楼主