求助DC的问题

zhaoshida · 发表于 2008-5-20 16:16:57

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

在DC综合出的网表中有assign语句，怎么去处理啊
谢谢了，请大虾帮帮忙吧

chenzhao.ee · 发表于 2008-5-20 17:00:28

用关注这个东东,它只是表示简单的wire互连而已,没有问题的.

MOSFET · 发表于 2008-5-22 11:13:07

BAIDU
定义name_rule
change name_rule
还有几个命令也可以用.
搜搜吧!

zhaoshida · 发表于 2008-5-22 19:15:48

Information: Please make sure that you have run the 'change_names' command on your design before saving files to disk. (UCN-2)
Warning: Verilog 'assign' or 'tran' statements are written out. (VO-4)
这是为什么啊？

MOSFET · 发表于 2008-5-22 19:53:01

带ASSIGN的网表，不利于后端工具的处理

胡兵 · 发表于 2014-1-17 12:31:26

回复 5# MOSFET

那怎么解决这个问题呢如何除去 assign语句

求助DC的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /2