在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 597|回复: 10

[求助] sigmadeltaADC FFT结果很差求助

[复制链接]
发表于 2025-11-10 17:41:19 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
小弟搭了一个2order 3bit量化sigmadeltaADC,目前从输出波形来看感觉功能上没什么问题,但FFT的效果很差,奇次谐波非常大,且NoiseShaping效果似乎也没出来,正常二阶应该达到40db/decade,目前运放换成理想了,有源加法器换成理想了,3bitFlashADC中的比较器也换成理想的了,但FFT结果没什么变化
找不出来什么原因,求助大佬救救孩子吧

FFT结果.png
输出波形.png
输入输出波形.png
整体结构.png
发表于 2025-11-10 18:02:17 | 显示全部楼层
电源电压多少?
回复 支持 反对

使用道具 举报

 楼主| 发表于 2025-11-10 18:38:09 | 显示全部楼层


   
解大宝 发表于 2025-11-10 18:02
电源电压多少?


vdd=2.5v
回复 支持 反对

使用道具 举报

发表于 2025-11-10 18:58:19 | 显示全部楼层
把第一级积分器输入的两个开关换成理想的看看
回复 支持 反对

使用道具 举报

发表于 2025-11-10 19:53:39 | 显示全部楼层
开关和时序检查一下吧,这个噪低太高了,不正常;另外确保建模是正确的,特别是多bit量化,sdtoolbox的量化器要做归一化缩放的;
回复 支持 反对

使用道具 举报

 楼主| 发表于 2025-11-10 21:31:45 | 显示全部楼层


   
解大宝 发表于 2025-11-10 18:58
把第一级积分器输入的两个开关换成理想的看看


试过了还是不行
回复 支持 反对

使用道具 举报

 楼主| 发表于 2025-11-10 21:58:45 | 显示全部楼层


   
下场噗噗雨 发表于 2025-11-10 19:53
开关和时序检查一下吧,这个噪低太高了,不正常;另外确保建模是正确的,特别是多bit量化,sdtoolbox的量化 ...


这是我的simulink建模,3bit量化的vref为1.6v,建模中有在ADC-DAC模块输入输出呈上相应系数来模拟实际电路,建模后的PSD结果是对的,请问这有啥问题嘛
ADC-DAC模块系数.png
simulink建模.png
参数设置.png
回复 支持 反对

使用道具 举报

发表于 2025-11-11 09:22:08 | 显示全部楼层
fft用hanning窗
回复 支持 反对

使用道具 举报

发表于 2025-11-11 10:34:20 | 显示全部楼层


   
ifyouknowuno 发表于 2025-11-10 21:58
这是我的simulink建模,3bit量化的vref为1.6v,建模中有在ADC-DAC模块输入输出呈上相应系数来模拟实际电 ...


不对,你可以单仿一下你的量化,你就知道问题在哪里了,并且要做好归一化的参考,和归一化的缩放;
我的建模可以给你参考一下
截屏2025-11-11 10.30.33.png
回复 支持 反对

使用道具 举报

 楼主| 发表于 2025-11-12 17:01:32 | 显示全部楼层


   
下场噗噗雨 发表于 2025-11-11 10:34
不对,你可以单仿一下你的量化,你就知道问题在哪里了,并且要做好归一化的参考,和归一化的缩放;
我的 ...


谢谢佬!
我的建模图细节没展示出来,验证了一下建模是对滴,
最后发现问题在DAC反馈回去的开关,只用了一个小尺寸的单管开关,压降挺大,换成传输门后就ok了
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-7 04:24 , Processed in 0.025646 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表