共漏极放大器做包络检测电路

double洋芋

小弟想请教一下，共漏极放大器做包络检测的原理，在网上没有搜到相关的资料。

hjjjjy

就是简单的MOS管IV非线性，差不多只在Vin sin 0-90°的1/4周期内Vout follow 输入，其他时间基本上尾电流对电容放电，形成类似整流的效果。

double洋芋

   

hjjjjy 发表于 2025-11-3 10:19
就是简单的MOS管IV非线性，差不多只在Vin sin 0-90°的1/4周期内Vout follow 输入，其他时间基本上尾电流对 ...

请问是不是Vgs的直流偏置设置在Vth，然后当小信号vin＞0的时候，Vout跟随vin，vin＜0的时候截止。这样来达到整流的效果呢？如果是这样的话，是不是应该为“Vin sin 0-180°的1/2周期内Vout follow 输入”，还是说我理解的有问题呢

hjjjjy

   

double洋芋 发表于 2025-11-3 11:41
请问是不是Vgs的直流偏置设置在Vth，然后当小信号vin＞0的时候，Vout跟随vin，vin＜0的时候截止。这样来达 ...

你理解的有点问题，这个电路应该工作在大信号非线性模式下，静态偏置根据前后级电路来设计，不一定是在Vth附近。导通周期不是严格的正半周，因为在90-180°的相位里，Vout的降低是由尾电流源对电容放电造成的，如果Vgs保持不变，Vout完全跟随Vin降低，那么放电电流是个恒定的，Vout放电斜率也就是直线了，很容易看出矛盾。当然也不是严格的1/4周期，因为Vout响应Vin峰值肯定需要一个延时的。我只是那么理解所以就那么说了，都是一种近似，大概应该是在1/4-1/2之间。你可以仿一下看看就清楚了。

double洋芋

   

hjjjjy 发表于 2025-11-3 17:03
你理解的有点问题，这个电路应该工作在大信号非线性模式下，静态偏置根据前后级电路来设计，不一定是在Vt ...

好嘞，感谢您的回复，我去仿真看看！

hjjjjy

   

double洋芋 发表于 2025-11-3 11:41
请问是不是Vgs的直流偏置设置在Vth，然后当小信号vin＞0的时候，Vout跟随vin，vin＜0的时候截止。这样来达 ...

因为mos不是在vth左右突变开关的，所以没你想的那么理想，<vth就截止，＞vth就follow。会有亚阈值区，甚至这个临界开关的电压也不是0，因为会有平带电压偏移的因素。

double洋芋

   

hjjjjy 发表于 2025-11-3 17:08
因为mos不是在vth左右突变开关的，所以没你想的那么理想，

嗯嗯好的