在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 129|回复: 3

[求助] Verilog A写法求助

[复制链接]
发表于 7 小时前 | 显示全部楼层 |阅读模式
悬赏20资产未解决
在学习ADC的INL和DNL,想用Verilog A写一个阶梯状的上升斜波,每一个阶梯的高度间隔为1LSB,宽度为量化周期T,请问应该如何写呢

发表于 7 小时前 | 显示全部楼层
alway@(clk)
   adj <= adj+inc
inc 是你的间隔,clk的period就是你的周期

最简单的就这样
回复

使用道具 举报

发表于 6 小时前 | 显示全部楼层
1.analogLib库中有理想的adc你可以对着改改;2.analogLib库中的vsource可以改成pwl形式,读入file文件,文件中你写响应的波形数据,由于这个数据波形很有规律,数据也很有规律,你让AI写就行了;3.你直接使用analogLib中的vpwl,产生一个没有台阶的线,然后用analogLib中的理想开关用一个方波去采样这个没有台阶的斜线。~~~以上几个方法都可以产生你想要的波形,理论上来说analogLib中的理想源利用加减乘除等等操作可以产生各种想要的激励。
回复

使用道具 举报

发表于 4 小时前 | 显示全部楼层
直接用R2R结构搭一个得了。因为是用于仿真,不需要完全照搬R2R DAC电路。电阻用理想电阻,开关和参考源都不需要,直接在电阻的那端用周期依次加倍的方波信号驱动就是了,输出端可以加个VCVS实现无限驱动能力。
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-12 23:43 , Processed in 1.201975 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表